• 제목/요약/키워드: 연산 능력

검색결과 453건 처리시간 0.03초

모돈 행동 특성 분석을 위한 마이크로 클러스터링 기술 연구 (A Study on Micro Clustering Technology for Breeding Pig Behavior Analysis)

  • 조진호;오종우;이동훈
    • 한국농업기계학회:학술대회논문집
    • /
    • 한국농업기계학회 2017년도 춘계공동학술대회
    • /
    • pp.165-165
    • /
    • 2017
  • 모돈은 사육 특성상 제한된 파일롯 공간 안에 장시간 머물기 때문에 과중한 몸무게에 의한 지제 이상, 섭식 등의 불량, 수면상태의 불량 등을 지속적으로 관찰해야 하는 대상이다. 측면에 다수의 초음파 센서를 설치하여 기립의 상태 및 운동 시 몸체 궤적의 특성을 분석하여 종합적으로 모돈의 행동 특성을 정량화 하고자 하였다. 이 과정에서 계측 신호의 값을 대수적으로 비교하는 방식에 한계가 있음을 발견하였고, 이를 해결하고자 10 Hz/Ch 내외의 시계열 상대거리 궤적 신호를 주파수 도메인으로 변경하여 분석을 수행하였다. 일정 주파수에 집중되어 있는 주파수 값의 크기 변화(파워 스펙트럼 밀도)를 기준으로 모돈의 움직임의 정상 상태 유무 판별이 가능하였다. 단, 이러한 분석은 계측 데이터를 일괄 처리 방식으로 분석하는 방법으로 도출이 되었으므로, 계측과 정량 분석을 동시에 수행하기 위한 개선이 필요하였다. 계측 시스템에서 사용한 마이크로 프로세서는 Nucleo-446(STMelectronics, CA, USA)로 180 Mhz의 클럭 속도로 작동하나, 총 100 Hz 내외의 16비트 계측 신호에 대해 추가적으로 FFT 등의 주파수 변환 신호 처리를 수행하기에는 연산 능력이 부족하였다. 한편, 주파수 분석의 주기를 1분 단위로 할 경우 처리해야할 정보의 크기는 $100{\times}60{\times}5{\times}2Byte$ 이므로 1분 내에 해당 연산을 종료할 수 있는 추가의 연산 장치가 필요하였다. 계측과 주파수 도메인 변환 연산을 동시에 수행하기 위하여 1 Ghz의 연산능력을 가진 ARM A9 계열의 초소형 멀티코어 AP인 NanoPi Neo Air(Friendlyarm, Guangzhou, China)을 선정하였다. 4개의 코어를 각각 계측, Median 필터링, Smoothing 연산, FFT 분석에 사용하여 1분 단위, 2분 단위, 5분 단위의 주파수 분석을 동시에 수행하였다. 병렬 연산 라이브러리는 오픈 소스인 MPICH(www.mpich.org)를 이용하였다. 상대적으로 여유있는 자원을 보유하고 코어를 실시간으로 결정하여 다수의 모돈 개체 동시 모니터링을 위한 네트워크 연결 역할을 동시에 수행하도록 하였다. 1주일 내외의 요인 실험 수행 결과, 약 70 Mbyte의 데이터가 축적이 되었으며, 1분 단위, 2분 단위, 5분 단위의 주파수 도메인 변환 후 결과를 동시에 취득할 수 있었다. 일부 주파수 도메인 상의 파워 밀도 값이 모돈의 행동 특성에 분석에 유효한 정보를 제공함을 발견하였다. 모돈사 내 현장 보급이 가능한 초소형 AP와 멀티 코어 기반 병렬 처리 기법을 이용한 현장 진단 시스템 개발 연구를 지속적으로 수행할 것이다.

  • PDF

시스톨릭 어레이를 이용한 고속 병렬처리 Reed-Solomon 복호기 설계 (Design of a High Speed and Parallel Reed-Solomon Decoder Using a Systolic Array)

  • 강진용;선우명훈
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.245-248
    • /
    • 2001
  • 본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

  • PDF

Dataflow 연산에 의한 FFT 앨고리즘의 구성 (Structuring FFT Algorithm for Dataflow Computation)

  • 이상범;박찬정
    • 한국통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.175-183
    • /
    • 1985
  • Dataflow컴퓨터는 프로그램이 고도의 병렬성을 갖고 수행될 수 있어 von-Neumann 기계 이상으로 계산처리 능력을 향상시키게 된다. 본 논문에서는 FFT Butterfly 앨고리즘을 구성하여 dataflow시뮬레이션을 통하여 수행하였다. 또한 이 앨고리즘을 dataflow 연산으로 수행시킬 때에 프로그램 수행속도 증가비를 구하여 연산 속도를 향상시킬 수 있음을 보였다.

  • PDF

무선 센서 네트워크를 위한 물리계층 보안 기술연구

  • 임상훈;전형석;최진호;하정석
    • 정보와 통신
    • /
    • 제31권2호
    • /
    • pp.83-90
    • /
    • 2014
  • 본고에서는 센서 네트워크의 분산 검출 분야에서 최근 활발히 연구되고 있는 물리계층 보안기술들을 소개하고자 한다. 복잡한 연산과정을 요구하는 기존 암호학 기반의 보안 시스템은 배터리용량과 연산 능력이 제한된 센서 네트워크에서 많은 유지보수 비용을 유발할 수 밖에 없다. 본고에서 소개할 물리계층 보안기술들은 기존의 통신 모뎀 기술을 보안 강화의 목적으로 재활용하는 기술이다. 따라서, 복잡한 연산이나 추가적인 하드웨어를 필요로 하지 않기 때문에 자원이 제한된 센서 네트워크에 매우 적합하다. 본고에서는 센서네트워크에서 제안된 대표적인 물리계층 보안기술인 확률적 암호화 (stochastic encryption) 기법과 채널 인지 암호화 (channel aware encryption) 기법을 소개한다. 제안된 물리계층 암호화 기술을 두 가지 무선 채널 모형 PAC (parallel access channel)과 MAC (multiple access channel)에서 간략화된 모델로 재해석하여 센서 네트워크를 위한 보안 기술로서 적합성 여부를 평가하도록 하겠다.

반도체 제조장비용 고성능 DSP를 이용한 AC 서보 모터 벡터 제어 시뮬레이션

  • 한상복;황인성;홍선기
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
    • /
    • pp.50-53
    • /
    • 2003
  • 본 연구에서는 AD 변환기, QEP(Quadrature Encoder Pulse Circuit)등 모터 제어에 필요한 주변 소자의 디지털 제어를 통해서 AC 서보 모터의 벡터 제어를[3] 구현하고 시간 지연에 의한 노이즈를 최소화하기 위해 저 전압형 DSP인 TMP320F2812를 이용하였다. TMP320F2812는 MOS 타입으로 8 depth pipeline을 가진 Harvard bus 를 채택해서 최대 150MIPS의 고속 처리 능력을 갖고 있으며 12 비트의 AD 변환기 QEP 회로와 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원칩 DSP이다 모터 제어에 필요한 주변 회로들을 내장한 DSP는 하드웨어적인 구성을 간소화시키고 이로 인한 비용 절감을 얻을 수 있다. 간단한 구조로 고속 연산을 하기 위해 TMP320F2812는 고정 소수점 연산 처리 방식[6]을 사용하게 되었다. 고정 소수점 연산 처리로 인한 오차는 각 변수에 대한 스케일링을 통해 유효 자리를 확보 하는 방법을 사용하였다.

  • PDF

FPGA를 이용한 고속 전류 제어기의 구현 (Implementation of a Fast Current Controller using FPGA)

  • 정은수;이학준;설승기
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2007년도 하계학술대회 논문집
    • /
    • pp.223-225
    • /
    • 2007
  • 본 논문에서는 FPGA(Field Programmable Gate Array) 기반의 전류 제어기를 설계하고 구현하였다. 기존의 DSP (Digital Signal Processor) 기반의 전류 제어기는 알고리즘 연산으로 인해 일반적으로 한 샘플링의 디지털 시지연이 발생한다. 반면에, FPGA 기반의 전류제어기는 FPGA의 높은 연산 능력을 이용하여, 알고리즘 연산에 필요한 시간을 감소시킬 수 있다. 이는 시지연이 물리적으로 줄기 때문에, 어떠한 시지연 보상 알고리즘 없이 전류 제어기의 대역폭을 향상시킬 수 있다. 구현된 FPGA 기반의 전류 제어기의 성능은 실험을 통해 검증되었다.

  • PDF

DSP TMS320LF2407을 이용한 자기부상제어 (Magnetic Levitation Control using DSP TMS320LF2407)

  • 성호경;정병수;조정민;장석명;이종민;조흥제
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 하계학술대회 논문집 B
    • /
    • pp.1340-1342
    • /
    • 2004
  • 근래에 DSP설계기술은 하루가 다르게 성장 해가고 있다. 기존에 많은 양의 소수점 연산이 필요한 기기에 자주 사용되어왔던 TMS320C3x DSP시리즈는 소수점연산에는 유리하지만 DSP를 사용하기 위해 외부메모리 및 A/D컨버터, PWM제너레이터, 엔코더 카운팅 회로 등 주변회로를 설계하는데 많은 시간과 비용이 소비되었다. TMS320LF2407은 기존에 사용하던 복잡한 주변회로가 모두 하나의 컨트롤러에 내장되어 있어 사용하기가 편리하며 고속의 연산능력이 있다. 본 논문에서는 자기부상시스템을 모델링하고 이산시간에서 처리 가능한 다이나믹필터와 상태궤환제어기를 설계한 뒤 DSP를 이용한 부상실험셋트를 구성하여 실험을 통해 DSP의 효용성을 검증하고자 한다.

  • PDF

곱셈의 연산 성질을 강조한 초등 수학 수업에 따른 3학년 학생들의 이해 분석 (An Analysis of Third Graders' Understanding of the Properties of Multiplication by Elementary Mathematics Instruction)

  • 선우진;방정숙
    • 한국초등수학교육학회지
    • /
    • 제23권1호
    • /
    • pp.143-168
    • /
    • 2019
  • 초등학교 수학에서 최근 대수적 사고의 중요성과 함께 수와 연산의 성질을 암묵적으로 다루기보다 그 자체로 의미 있게 탐구해야 한다는 필요성이 부각되어 왔다. 이러한 필요성을 바탕으로, 본 연구는 초등학교 3학년 학생들을 대상으로 곱셈 단원을 재구성하여 연산의 성질을 지도한 후, 이에 대한 학생들의 이해가 어떻게 신장되었는지 분석하는 데 초점을 두었다. 이를 위하여 3개의 학급 학생들이 본 연구에 참여하였으며, 곱셈의 연산 성질에 대한 사전·사후 검사를 실시하여 그 결과를 분석하였다. 연구 결과, 학생들은 대체로 곱셈의 결합법칙, 교환법칙, 분배법칙을 (두 자리 수)×(한 자리 수)의 맥락에서 적용하는 문항, (두 자리 수)×(두 자리 수)의 맥락에서도 연산 성질이 적용되는지 추론하는 문항에서 정답률이 향상되었으며, 일부 학생들은 연산 성질에 대해 일반화해서 설명하는 능력이 신장되었다. 이러한 결과를 토대로 초등학교 수학에서 연산 성질을 지도하는 방안과 관련한 시사점을 논의하였다.

  • PDF

멀티 플랫폼 환경에서 효율적인 공간 연산을 위한 객체의 근사 표현 기법 (Approximation Methods for Efficient Spatial Operations in Multiplatform Environments)

  • 강구안;김진덕
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 추계종합학술대회
    • /
    • pp.453-456
    • /
    • 2003
  • 빠른 질의 처리를 요구하는 공간 데이터베이스 시스템은 주로 최소경계사각형을 이용한 여과단계를 수행한 후 후보 객체에 대해 정제 단계를 수행한다. 대부분의 공간 연산은 빠른 여과 단계를 요구하지만, 처리 능력이 떨어지는 단말기에서는 여과율을 높여 정제 단계의 수행 횟수를 줄이는 것이 필수적이다. 그리고 메모리 용량이 부족한 모바일 단말기는 최소경계사각형을 간략히 표현해야 한다. 이 논문에서는 멀티 플랫폼 환경에서 공간 연산의 효율적인 여과 단계를 위한 공간 객체의 다양한 근사 표현 방법을 제안한다. 또한 2차원 공간 색인의 80%이상을 차지하는 최소 경계 사각형 정보를 압축하기 위한 방법을 제안한다. 그리고 표현 용량과 여과 효율 및 여과 처리 속도 측면에서 각 방법의 장단점을 분석한다.

  • PDF

GPGPU 병렬 프로그래밍을 이용한 H.264/AVC 고속 화면내 예측 모드 결정 (H.264/AVC Fast Intra Mode Decision using GPGPU Parallel Programming)

  • 최성준;한기훈;유영수
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2011년도 추계학술대회
    • /
    • pp.110-112
    • /
    • 2011
  • GPU의 병렬성과 연산능력을 일반적인 공학적 문제 해결에 적용하는 GPGPU 컴퓨팅에 대한 연구가 최근 활발히 진행되고 있다. 비디오 압축과정에는 많은 양의 화소 데이터에 동일하게 반복되는 연산을 수행하는 알고리즘이 많이 적용되므로 GPGPU를 통한 고속 병렬 계산의 응용 분야로 매우 적합하다. H.264/AVC는 비디오를 압축하는 가장 최신의 국제표준으로 여러 제품군과 서비스에 대한 적용되어 시장에서 널리 사용되고 있다. 본 논문에서는 GPGPU의 응용 분야로 주목 받고 있는 비디오 압축 분야에 대한 적용으로 H.264/AVC의 화면내 예측 모드 결정과정에 GPGPU 병렬 프로그래밍을 적용하여 예측 모드 결정 속도를 향상하는 방법을 제안한다. GPU상에서의 데이터 병렬처리를 위해 CUDA C언어를 사용하였으며, CPU상에서의 연산은 C언어를 사용하여 구현되었다. GPU상에서 프레임 전체에 대한 화면내 예측 모드를 병렬적으로 결정함으로써 이에 소요되는 시간을 줄여 줄 수 있었다. 실험결과 GPU상에서 병렬적으로 예측 모드를 결정할 때 Full-HD급 영상에서 약 2.8배 정도의 속도 향상을 확인할 수 있었다. 향후 GPGPU 병렬 프로그래밍을 화면 내 예측뿐만 아니라 반복되는 연산을 수행하는 다른 알고리즘에도 적용하여 부호화기의 계산 부담을 덜어준다면 고속 실시간 비디오 압축 부호기 개발이 더욱 용이해 질것으로 기대된다.

  • PDF