• 제목/요약/키워드: 연산

검색결과 8,532건 처리시간 0.034초

옵티컬 플로우를 이용한 논리연산 트래킹과 그레디언트 연산속도 개선 (Logical operation tracking using optical flow and improvement of gradient operation speed)

  • 안태홍;정상화;박종안
    • 한국통신학회논문지
    • /
    • 제23권4호
    • /
    • pp.787-795
    • /
    • 1998
  • 본 논문에서는 이동물체의 움직임 추정을 위한 옵티컬 플로우(Optical Flow: OF)의 계산에 필요한 그레디언트(Gradient)의 연산 속도를 개선하고. OF와 에지의 논리연산에 의하여 이동물체의 움직임 정계를 추정할 수 있으며 잡음이 있는 영상에서도 이동물체를 추정할 수 있는 방법을 제안한다. 이것은 저레벨에서 OF와 에지를 논리 연산하므로써 불확실한 배경에서 이동물체를 식별하고 물체를 추적하는 방법으로 기존의 이동물체 추정 알고리즘을 간소화시킨 것이다. 또한, 그레디언트 연산속도를 개선한 본 논문의 방법 I과 방법 II를 이용하여 그레이레 벨값의 변화가 있는 영상에 대하여 시뮬레이션을 행하였다. 그레디언트 연산에 걸리는 전체적인 시간을 평균한 결과 방법 I 은 기존의 방법보다 12% 연산속도가 개선되었고, 방법 II는 37% 연산속도가 개선되었다.

  • PDF

안드로이드에서 SQLite 의 질의처리 성능 분석 (Analyzing Performance of Query Processing in SQLite on Android)

  • 신민철;장용일;이준희;이준수;박상현
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2014년도 춘계학술발표대회
    • /
    • pp.660-663
    • /
    • 2014
  • 스마트폰의 등장과 스마트폰의 기능을 풍부하게 만드는 앱이 제공됨에 따라 우리는 유용한 기능을 일상 생활에서 매우 쉽게 사용할 수 있게 되었다. 이러한 앱은 대부분 SQLite 라는 단순한 DBMS 를 통해 데이터를 저장하고 관리한다. 하지만 SQLite 는 임베디드 장치의 DBMS 라는 초기 목표를 위해, 그리고 특허 등의 라이선스 문제로 인해 다소 단순한 시스템으로 설계 되었다. 하지만 처음 목표 했던 임베디드 시스템에 비해 스마트폰의 높은 성능에서는 SQLite 의 단순한 구조가 오히려 성능저하를 일으킨다. 사용자경험의 증가를 위해 SQLite 의 성능을 향상시키는 연구가 필요하며, 이를 위해 SQLite 의 질의 성능을 분석하는 연구가 필요하다. 본 논문에서는 SELECT, DELETE, INSERT, UPDATE 등의 단순 질의의 성능을 실제 스마트폰에서 측정하고, 이를 CPU 연산과 I/O 연산으로 나누어 분석한다. 이러한 분석결과 SQLite 의 SELECT 질의는 CPU 연산에 큰 영향을 받으며 읽기연산은 리눅스 커널에서 제공하는 기능으로 인해 높은 성능을보인다. 다른 질의의 경우 쓰기연산이 포함되어 있으며 전체 질의처리시간에서 80% 에서 95% 정도가 쓰기연산 시간이다. 따라서 효율적인 CPU 연산을 통해 CPU 연산시간을 줄이고 리커버리 시스템과 같은 쓰기연산에 영향을 미치는 모듈에 대한 연구가 필요하다.

데이터베이스 파일의 삭제를 위한 미처리 연산의 효율적 수행 기법 (An Efficient Scheme of Performing Pending Actions for the Removal of Datavase Files)

  • 박준현;박영철
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제28권3호
    • /
    • pp.494-511
    • /
    • 2001
  • 본 논문은 데이터베이스 관리시스템이 데이터베이스를 저장할 디스크 공간을 직접 관리하는 환경에서 데이터베이스 파일들의 삭제를 위해 미처리 연산을 정확하고 효율적으로 수행하는 기법을 제시한다. 미처리 연산의 수행과 관련하여 회복시에 회복 프로세스는 완료가 결정되었으나 아직 종료하지 않은 미종료 트랜잭션들의 아직 수행되지 않은 미처리 연산들을 식별하고 이들을 완전히 수행할 수 있어야 한다. 본 논문의 기본아이디어는 로그 파일에 기록된 로그레코드들을 분석함으로써 회복 프로세스가 그 연산들을 식별할 수 있게 하는 것이다. 이 기법은 ARIES의 트랜잭션, 퍼지 검사점, 그리고 회복의 수행을 확장한 것으로서 다음의 방법을 사용한다. 첫째, 회복시에 미종료 트랜잭션들을 식별하기 위하여, 각 트랜잭션은 트랜잭션의 완료와 미처리 연산 수행의 시작을 함께 나타내는 미처리연산수행시작('pa-start') 로그레코드를 기록한 후에 미처리 연산을 수행하며, 그리고 나서 트랜잭션 종료 로그레코드를 기록한다. 둘째. 회복시에 미종료 트랜잭션들의 미처리 연산 리스트를 복구하기 위하여, 각 트랜잭션은 미처리 연산수행시작 로그레코드에 그 트랜잭션의 미처리 연산 리스트를 수록하며 퍼지 검사점은 검사점종료 로그레코드에 완료가 결정된 트랜잭션의 미처리 연산 리스트를 수록한다. 셋째, 회복시에 다음에 수행할 미처리 연산을 식별하기 위하여, 각 트랜잭션은 미처리 연산을 수행하면서 변경하는 각 페이지에 대하여 그 페이지에 대한 재수행 정보를 기록하는 로그레코드에 다음에 수행할 미처리 연산의 식별 정보를 함께 수록한다.

  • PDF

HEVC 복호기의 연산 복잡도 감소를 위한 화면내 예측 하드웨어 구조 설계 (An Intra Prediction Hardware Architecture Design for Computational Complexity Reduction of HEVC Decoder)

  • 정홍균;류광기
    • 한국정보통신학회논문지
    • /
    • 제17권5호
    • /
    • pp.1203-1212
    • /
    • 2013
  • 본 논문에서는 HEVC 복호기내 화면내 예측의 연산 복잡도를 감소시키기 위해 공유 연산기, 공통 연산기, 고속 smoothing 결정 알고리즘, 고속 필터계수 생성 알고리즘을 적용한 하드웨어 구조를 제안한다. 공유 연산기는 공통수식을 공유하여 smoothing 과정의 연산 중복성을 제거하고, DC모드의 평균값을 미리 계산하여 수행 사이클 수를 감소시킨다. 공통 연산기는 모든 예측모드의 예측픽셀 생성과 필터링 과정을 하나의 연산기로 처리하기 때문에 연산기의 개수를 감소시킨다. 고속 smoothing 결정 알고리즘은 비트 비교기만을 사용하고, 고속 필터계수 생성 알고리즘은 곱셈연산 대신 LUT를 사용하여 연산 개수, 하드웨어 면적과 처리 시간을 감소시킨다. 또한 제안하는 구조는 2개의 공유 연산기와 8개의 공통 연산기를 사용하여 병렬처리함으로써 화면내 예측의 수행 사이클 수를 감소시킨다. 제안하는 구조를 TSMC 0.13um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 40.5k, 최대 동작 주파수는 164MHz이다. HEVC 참조 소프트웨어 HM 7.1에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 93.7% 감소하였다.

통신용 DSP를 위한 비트 조작 연산 가속기의 설계 (Design of Bit Manipulation Accelerator fo Communication DSP)

  • 정석현;선우명훈
    • 대한전자공학회논문지TC
    • /
    • 제42권8호
    • /
    • pp.11-16
    • /
    • 2005
  • 본 논문은 스크램블링(Scrambling), 길쌈부호화(Convolutional Encoding), 펑처링(Puncturing), 인터리빙(Interleaving) 등과 같은 연산에 공통적으로 필요한 비트 조작(Bit Manipulation)을 효율적으로 지원하기 위한 비트 조작 연산 가속기를 제안한다. 기존의 DSP는 곱셈 및 가산 연산을 기본으로 연산기가 구성되어 있으며 워드 단위로 동작을 함으로 비트 조작 연산의 경우 비효율적인 연산을 수행할 수밖에 없다. 그러나 제안한 가속기는 비트 조작 연산을 다수의 데이터에 대해 병렬 쉬프트와 XOR 연산, 비트 추출 및 삽입 연산을 효율적으로 수행할 수 있다. 제안한 가속기는 VHDL로 구현 하여 삼성 $0.18\mu m$ 표준 셀 라이브러리를 이용하여 합성하였으며 가속기의 게이트 수는 1,700개에 불과하다. 제안한 가속기를 통해 스크램블링, 길쌈부호화, 인터리빙을 수행시 기존의 DSP에 비해 $40\~80\%$의 연산 사이클의 절감이 가능하였다.

코시 분포의 축척 매개변수를 추정하여 돌연변이 연산에 적용한 진화 프로그래밍 (Evolutionary Programming of Applying Estimated Scale Parameters of the Cauchy Distribution to the Mutation Operation)

  • 이창용
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제37권9호
    • /
    • pp.694-705
    • /
    • 2010
  • 진화 프로그래밍은 실수형 최적화 문제에 널리 사용되는 알고리즘으로 돌연변이 연산이 중요한 연산이다. 일반적으로 돌연변이 연산은 확률 분포와 이에 따른 매개변수를 사용하여 변수값을 변화시키는데, 이 때 매개변수 역시 돌연변이 연산의 대상이 됨으로 이를 위한 또 다른 매개변수가 필요하다. 그러나 최적의 매개변수 값은 주어진 문제에 전적으로 의존하기 때문에 매개변수 개수가 많은 경우 매개변수값들에 대한 최적 조합을 찾기 어렵다. 이러한 문제를 부분적으로나마 해결하기 위하여 본 논문에서는 변수의 돌연변이 연산을 위한 매개변수를 자기 적응적 관점에서 이론적으로 추정한 돌연변이 연산을 제안하였다. 제안한 알고리즘에서는 코시 확률 분포의 축척 매개변수를 추정하여 돌연변이 연산에 적용함으로 축척 매개변수에 대한 돌연변이 연산이 필요하지 않다는 장점이 있다. 제안한 알고리즘을 벤치마킹 문제에 적용한 실험 결과를 통해 볼 때, 최적값 측면에서는 제안한 알고리즘의 상대적 우수성은 벤치마킹 문제에 의존하였으나 계산 시간 측면에서는 모든 벤치마킹 문제에 대하여 제안한 알고리즘이 우수하였다.

GPU 가속기를 통한 비트 연산 최적화 및 DNN 응용 (Bit Operation Optimization and DNN Application using GPU Acceleration)

  • 김상혁;이재흥
    • 전기전자학회논문지
    • /
    • 제23권4호
    • /
    • pp.1314-1320
    • /
    • 2019
  • 본 논문에서는 소프트웨어 환경에서 비트연산을 최적화 하고 DNN으로 응용하는 방법을 제안한다. 이를 위해 비트연산 최적화를 위한 패킹 함수와 DNN으로 응용을 위한 마스킹 행렬 곱 연산을 제안한다. 패킹 함수의 경우는 32bit의 실제 가중치값을 2bit로 변환하는 연산을 수행한다. 연산을 수행할 땐, 임계값 비교 연산을 통해 2bit 값으로 변환한다. 이 연산을 수행하면 4개의 32bit값이 1개의 8bit 메모리에 들어가게 된다. 마스킹 행렬 곱 연산의 경우 패킹된 가중치 값과 일반 입력 값을 곱하기 위한 특수한 연산으로 이루어져 있다. 그리고 각각의 연산은 GPU 가속기를 이용해 병렬로 처리되게 하였다. 그 결과 HandWritten 데이터 셋에 환경에서 32bit DNN 모델에 비해 약 16배의 메모리 절약을 볼 수 있었다. 그럼에도 정확도는 32bit 모델과 비슷한 1% 이내의 차이를 보였다.

ARM Cortex-M3 상에서 곱셈 연산 최적화 구현 (Compact Implementation of Multiplication on ARM Cortex-M3 Processors)

  • 서화정
    • 한국정보통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.1257-1263
    • /
    • 2018
  • 경량 사물인터넷 디바이스 상에서의 암호화 구현은 정확하고 빠르게 연산을 수행하여 서비스의 가용성을 높이는 것이 중요하다. 특히 곱셈 연산은 RSA, ECC, 그리고 SIDH와 같은 공개키 암호화에 활용되는 핵심 연산으로 최적화된 구현이 요구된다. 하지만 최신 저전력 프로세서인 ARM Cortex-M3 프로세서의 경우에는 곱셈연산 입력 크기에 따라 수행속도가 달라지는 보안 취약점을 가지고 있다. 수행속도가 달라지게 될 경우 연산 시간의 차이점을 확인하여 비밀정보를 추출하는 것이 가능하다. 이를 보완하기 위해 최근 연구에서는 고정된 연산 시간 안에 곱셈 연산을 수행하는 기법이 제안되었다. 하지만 해당 구현에서는 여전히 속도가 완전히 최적화되어 있지 않다. 본 논문에서는 기존에 제안된 곱셈연산을 보다 효율적으로 연산하기 위한 기법을 제안한다. 제안된 기법은 기존 방식에 비해 연산 속도를 최대 25.7% 향상시킨다.

Cactus와 Globus에 기반한 그리드 컴퓨팅 환경에서의 응용프로그램 수준의 체크포인팅을 사용한 동적 재구성 기법 (A Dynamic Reconfiguration Method using Application-level Checkpointing in a Grid Computing Environment with Cactus and Globus)

  • 김영균;오길호;조금원;나정수
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권6호
    • /
    • pp.465-476
    • /
    • 2005
  • 본 논문에서는 Cactus와 Globus 기반의 그리드 컴퓨팅 환경에서 응용프로그램 수준의 체크 포인팅을 사용한 동적 재구성(Dynamic Reconfiguration) 기법을 새로이 제안하였다. 기존의 동적 재구성은 특정 하드웨어와 운영체제에 종속적이었으나 제안한 방법은 특정 하드웨어와 운영체제의 지원 없이 동적재구성이 가능하고 응용프로그램도 동적 재구성을 고려할 필요 없이 프로그래밍이 가능하다. 제안한 동적 재구성 기법에서 초기 연산자원의 구성을 갖고 실행되는 작업은 실행 중에 동적으로 발견된 새로운 연산자원을 포함하여 계속 연산을 수행한다. 본 연구에서 제안된 방법은 새롭게 발견된 연산자원의 프로세서 성능과 유휴 메모리를 고려하여, 해당 연산자원을 수행중인 연산에 포함할 것인가 여부를 결정한다 연산중 연산 결과의 실시간 가시화를 가능하도록 하고 운영체제에 종속적이지 않은 응용프로그램 수준의 체크 포인팅 기법을 사용하여 중간 연산결과를 저장한다. 새롭게 발견된 유휴사이트, 유휴프로세서를 포함하도록 연산자원의 구성을 재구성한 후 체크 포인팅 파일을 사용하여 작업을 계속 실행한다. 제안한 동적 재구성 기법은 K*Grid 환경에서 연산시간을 단축함을 확인하였다.

GPGPU 기반 조인 연산 병렬화 성능 비교 (Performance Comparison of Join Operations Parallelization by using GPGPU)

  • 이종섭;이상백;이규철
    • 데이타베이스연구회지:데이타베이스연구
    • /
    • 제34권3호
    • /
    • pp.28-44
    • /
    • 2018
  • 데이터베이스 시스템 관계 연산자 중에서 연산 비용이 가장 비싼 연산은 조인 연산이다. 일반적으로 CPU 기반의 조인 연산의 경우에는 하나의 코어를 사용하거나 많게는 16개 정도의 코어를 사용하여 병렬 처리를 해서 병렬화에 따른 성능 향상이 크지 않다. 이에 반해, GPGPU(General-Purpose computing on Graphics Processing Units)는 수천 개의 프로세싱 유닛을 통한 병렬 처리가 가능해서 조인 연산 수행 시간을 크게 단축할 수 있다. 본 논문에서는 GPGPU 기반에서 조인 연산 병렬화를 구현하기 위해 NVIDIA의 CUDA SDK가 사용되며, CPU 기반과 GPGPU 기반에서의 조인 연산 성능을 측정한다. 사용되는 조인 연산은 NLJ (Nested Loop Join), SMJ (Merge Join), HJ (Hash Join)이며, GPGPU 장비는 TITAN Xp, GTX 1080 Ti 및 GTX 1080을 사용한다. CPU 기반과 GPGPU 기반의 성능을 비교하고, GPGPU 기반의 조인 연산과 이전 연구의 성능과의 성능을 비교한다. 마지막으로, 실험 결과는 GPGPU 기반의 성능이 CPU 기반의 성능보다 6~328 배 빠른 성능을 보였고 향후 연구의 방향성에 대하여 토의한다.