• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1879_1880
• /
• 2009

본 논문에서는 제어상황에 따라 Type-1 Fuzzy Logic Controller가 선택적으로 rule을 사용하도록 rule 선택 알고리즘을 제안 한다. 그리고 이를 통해 연산 효율성을 높이는 방법에 관해 논한다. Type-1 Fuzzy Logic Controller는 기존의 제어기에 비해 설계하기 쉽고 성능이 더 뛰어나다. 그러나 제어 변수가 많아질수록 rule의 개수가 늘어나 연산량이 증가하게 된다. 연산량이 많아지면 고성능의 컴퓨터에서는 실시간 연산에 문제가 없으나 산업용 micro controller에서는 실시간 연산을 구현하는데 한계가 발생한다. 본 논문에서는 Type-1 Fuzzy Logic System의 논리구조에 근거하여 Type-1 Fuzzy Logic Controller의 연산량을 감소시킬 수 있는 알고리즘을 제안한다. 제안한 알고리즘은 제어상황에 따라 필요한 rule들만 선택적으로 제어값 도출을 위한 연산에 관여하도록 한다. Matlab 시뮬레이션을 통해 제안한 알고리즘의 유용성과 연산량을 실험하였다. 실험대상은 2륜 이동로봇으로 하였고 step 응답과 전/후진 시 결과를 관찰하였다. 실험 결과 제안한 알고리즘이 기존의 Type-1 Fuzzy Logic Controller에 비해 제어상황에 따라 필요한 rule들만 선택적으로 사용하는 것을 확인하였다. 결과적으로 연산 효율성이 향상되었다.

• 컴퓨터교육학회논문지
• /
• 제10권1호
• /
• pp.97-105
• /
• 2007

본 논문에서는 디지털 신호처리 및 영상처리 분야 등에서의 기본 연산이라고 할 수 있는 컨벌루션(convolution) 연산 과정을 웹을 위한 벡터 그래픽인 SVG(scalable vector graphics)를 이용하여 시각화하였다. 그런데, 컨벌루션 연산의 개념과 연산 과정은 주로 수학적인 표현에 의존하므로 그 개념을 직관적으로 이해하기는 다소 어려운 점이 있다. 본 논문에서는 SVG를 이용하여 컨벌루션의 연산 과정을 시각화하고 그에 대한 활용 예를 제시함으로써 학습자가 컨벌루션 연산을 보다 직관적으로 이해할 수 있도록 하였다. 본 논문에서 제시한 컨벌루션 연산의 시각화를 학습자들에게 적용한 결과를 면담을 통하여 분석한 결과, 학습자들이 컨벌루션 연산을 흥미를 가지고 학습에 임할 뿐만 아니라, 직관적으로 컨벌루션 연산을 이해할 수 있는 가능성을 볼 수 있었다.

• 정보처리학회논문지D
• /
• 제12D권1호
• /
• pp.13-20
• /
• 2005

조인 연산은 데이터베이스 시스템의 가장 기본적이고 중요한 연산이며, 큰 수행 비용을 필요로 하는 연산이다. 지금까지 효율적인 조인 연산의 구현과 평가를 위한 다양한 연구가 진행되었다. 기존의 조인 연산 평가는 구현자 관점에서 우수한 알고리즘을 규명하기 위해 개발되었다. 본 논문은 사용자 관점에서 조인 연산 성능을 평가하는 조인 연산 평가 방법론을 기술한다. 본 성능 평가는 사용자가 자신의 업무에 적합한 조인 연산을 수행하는 데이터베이스 시스템을 선택하는데 도움을 준다. 본 논문에서는 두 가지 조인 범주와 여섯 가지의 조인 성능 영향 요소를 고려하여 42개의 평가 질의를 제안한다. 마지막으로 제안된 방법론에 따라 두 개의 상용 데이터베이스 시스템을 대상으로 구현하고 성능 평가 결과를 기술하였다.

• 수산해양기술연구
• /
• 제26권1호
• /
• pp.101-108
• /
• 1990

본 연구에서는 널리 사용되고 있는 16비트 마이크로 컴퓨터에서 FFT와 같은 디지털 신호처리를 하기 위해 전용연산장치를 구성하여 NEC PC-9801 E에 연결하였다. 특히 FFT 연산은 승산 및 가감산의 2점 DFT로 구성되어 있고 이것이 반복연산된다. 그리고 마이크로 컴퓨터에서 승산은 많은 시간이 소요되므로 외부에 고속 승산기를 이용한 전용연산장치로 연산하므로 연산속도를 향상시킬 수 있었다. 설계 제작한 전용연산장치를 이용하여 FFT를 실행한 시간은 보조 프로세서 (Intel C 8087-3)로 실행한 것 보다 약 4.8배 빠르게 나타났다. 따라서 마이크로 컴퓨터에 FFT을 위한 전용연산장치를 구성하여 연결하므로서 연산속도가 크게 향상되어 디지털 신호처리에 많이 이용될 수 있을 것이다.

• 한국정보처리학회논문지
• /
• 제4권11호
• /
• pp.2861-2873
• /
• 1997

부동 소수점 연산기는 고성능 컴퓨터에서 필수적이며, 최근 대부분의 고성능의 컴퓨터에서는 고성능의 부동 소수점 연산기가 내장되고 있는 추세이다. 부동 소수점 연산이 고속화 되면서 부동 소수점 연산기에서 한개의 단계를 차지하는 반올림 단계가 전체 부동 소수점 연산에 큰 영향을 미친다. 반올림 단계에서는 별도의 고속 가산기를 필요로하여 많은 처리 시간과 칩 면적을 차지하기 때문이다. 본 연구는 고성능 부동 소수점 연산기의 근 간을 이루는 부동 소수점 덧셈／뺄셈기, 곱셈기, 나눗셈기의 처리 알고리즘을 살펴보고, 이를 분석하여 새로운 반올림 처리 알고리즘을 갖는 연산기를 제안하였다. 제안된 부동 소수점 연산기들은 반올림 처리를 위한 별도의 시간을 요하지 않고, 반올림단계를 위한 가산기나 증가기를 필요로 하지 않는다. 따라서, 제안하는 부동 소수점 연산기들은 성능면이나 차지 면적 면에서 모두 효율적이다．

• 방송공학회논문지
• /
• 제28권1호
• /
• pp.21-30
• /
• 2023

컴퓨터 생성 홀로그래피는 일반 이미지에 비해 연산 부하와 메모리 요구량이 크다. 본 논문은 정밀도를 낮추어 연산속도를 높이는저정밀도(low-precision) 및 혼합정밀도(mixed precision) 연산 방법을 회절연산에 적용하여, 정밀도에 따른 홀로그램의 생성 속도와 품질의 변화를 분석한다. 본 논문은 배정밀도, 단정밀도, bfloat16 정밀도에서의 회전 연산을 비교하였으며, bfloat16의 회절연산의 속도가 배정밀도에 비해 최대 5.94배, 단정밀도에 비해 1.52배 빠른 것을 확인하였다. 또한, MSE, PSNR, SSIM을 기준으로 회절 연산의오차를 측정하였으며, 정밀도가 낮아질수록 홀로그램 품질이 낮아지는 것을 확인했다. 하지만, 정성적인 이미지 품질에는 유의미한 영향이 없는 것을 확인했다. 이러한 결과는, bfloat16등 낮은 정밀도 연산의 홀로그램 연산으로의 적용 가능성을 보여준다.

• ETRI Journal
• /
• 제10권3호
• /
• pp.36-48
• /
• 1988

본 논문에서는 부동소숫점연산 프로세서들의 최근 동향을 설명하면서 부동소숫점 연산기의 중요성을 강조하고, 한국전자통신연구소 프로세서구조연구실에서 개발하고 있는 HARP(High-performance Architecture for RISC type Processor)의 개발전략에 따른 부동소숫점 연산기(Floating-Point Unit : FPU)의 구조를 정의한다. 또한 HARP FPU의 설계구현을 마이크로 구조측면에서 설명한다. HARP의 CPU와 동일 칩상에 구현될 HARP FPU는 고유의 구조를 가지며 모든 부동소숫점 연산은 IEEE-754 표준을 따른다. HARP FPU는 고속의 부동소숫점 연산 유니트이며, HARP의 IPU(Integer Processing Unit)와는 독립적으로 동작되도록 설계되어서 HARP CPU의 전체적인 파이프라인 기능에 가능한 한 페날티를 주지 않도록 동작된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.674-676
• /
• 2000

최근 들어 계산분자생물학 분야에서 문자열 알고리즘과 관련된 유전자 재배열 문제가 많은 관심을 끌고 있다. 특히 이러한 문제에는 전도(reversal)나 전치(transpositon)와 같은 재배열 연산들이 사용되고 있다. 전도와 전치 두 가지 연산을 모두 사용하는 정렬은 필요한 최소 연산 회수의 3배 이내의 연산 수행만으로 가능하다고 알려져 있다. 이 논문에서는 기존의 알고리즘을 분석하고 휴리스틱을 사용함으로써 실제 연산 수행 회수를 대폭 줄일수 있음을 보였다. 또한, 기존의 알고리즘보다 간단한 새로운 알고리즘을 제시하고, 이 알고리즘과 휴리스틱을 같이 사용하는 경우 수행 시간과 근사비(approximation ratio)에 있어서 매우 효과적임을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 추계학술발표대회
• /
• pp.644-647
• /
• 2007

많은 수의 CPU를 사용해 오랜 시간 계산하는 초대형 연산의 경우, 일부 노드나 통신회선의 장애로 연산 실패를 종종 겪는데, 이를 위해 응용 수준의 무정지 연산 시스템의 구현이 중요하다. 본 논문에서는 비동기 알고리즘을 사용한 이전 시스템의 약점을 보완하여, 동기 알고리즘에도 적용가능한 새로운 응용수준의 무정지 연산 시스템을 제안하고 선형시스템의 해법에 적용하였다.

• 정보보호학회논문지
• /
• 제8권2호
• /
• pp.27-36
• /
• 1998

최근들어 타원곡선 암호법(ECC)이 RSA암호법을 대체할 것으로 기대되면서ECC의 연산속도를 결정하는 중요한 요소인 유한체의 연산 속도에 관심이 고조되고 있다. 본 논문에서는 Modified 최적 정규 기저의 성질 규명과 GF(q)(q=2$^{k}$ , k=8또는 16)위에서 GF(q$^{m}$ )(m: 홀수)의 Mofdified trinomial 기가 존재하는 m들을 제시하고, GF(r$^{n}$ )위에서 GF(r$^{nm}$ )dml Modified 최적 정규기저와 Modified trinomial 기저를 이용한 연산의 회수와 각 기저를 이용한 연산의 회수와 각 기저를 이용한 유한체 GF(q$^{m}$ )의 연산을 S/W화한 결과를 비교 하였다.