• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11a
• /
• pp.377-380
• /
• 2002

신경회로망은 문자인식, 자동제어 등의 여러 분야에 널리 쓰이는 방식이다. 그러나 신경회로망을 구현하는데는 연산량이 많아서 실시간으로 구현하기에 어려움이 많이 따른다. 본 논문은 신경회로망을 구현하는데 필요한 연산을 살펴보고 그 연산을 구현하는 방법을 비교 분석하였다. 신경회로망을 구현하기 위해 DSP(Digital Signal Processor), PC의 FPU(Floating Point Unit), Intel사의 Pentium 계열 프로세서에서 지원하는 SIMD(Single Instruction Multiple Data) 기술을 사용하여 결과를 비교 분석 하였다. 신경회로망의 핵심인 MLP(Multi Layer Perceptron) 연산에 대해 실험한 결과 SIMD 기술을 이용하는 방법이 다른 방법에 비해 2배이상 좋은 결과를 나타내었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.79-81
• /
• 2001

2차원 공간데이터를 시간차원으로 확장한 데이터모델은 최상위의 TGeometry 컴포넌트를 갖는다. TGeometry 컴포넌트는 시공간에 관한 연산뿐만 아니라 다양한 연산들을 제공한다. 2차원 시공간 데이터모델에 대한 시공간 연산자를 설계하기 위하며, 공간에 대한 방법으로서 차원으로 확장된 9IM 방법을 이용하였는데, 이것은 공간 객체를 내부, 경계, 그리고 외부로 구분하고, 이것들간의 관계를 차원으로 나타내는 방법이고, 또한 시간에 대한 방법으로서, OpenGIS에서 제안한 8개의 연산들을 시간에 적용했으며, 이들 두 가지 방법을 통합하여 시공간 객체에 대한 위상관계 tContains, tWithin, tOverlaps, tlntersects, tTouches, tEquals, tDisjoint, tCrosses 연산을 설계하였으며, 실제 예를 통해 적용하였다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.355-358
• /
• 1998

소신호 해석을 위해 사용되는 여러가지 방법을 비교하고 sinusoidal steady state analysis (S/sup 3/A) 방법을 이용해 반도체 소자를 소신호 해석한다. 소신호 행렬의 풀이방법으로 메모리 소비량이 적고 고주파수에서 행렬 연산으로 인한 잡음성분이 저은 전진해법을 사용한다. MEDICI에 의한 모의실험 결과와 비교하여 10GHz 이하의 주파수 영역에서는 비슷하였으나 10GHz~100GHz의 주파수영역에서 MEDICI에 비하여 정확한 결과를 보였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.21 no.5
• /
• pp.161-168
• /
• 2011

In 2009, Jeon et al proposed the lightweight strong authentication and strong privacy protocol, where the tag requrires only simple bitwise operations and random number generator. JK-RFID authentication protocol provides strong security: eavesdropping, replay, spoofing, Location tracking, DoS attack and forward security. Nevertheless, this paper points out the vulnerability of the forward security and improve the process of key updating. As a result, proposes an enhanced JK-RFID authentication protocol providing forward security and verify its satisfaction. In addition, a security and an efficiency of the proposed scheme analyze. Since partial adjustments of the key updating operation in JK-RFID authentication protocol, our protocol improve the forward security.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.643-646
• /
• 1998

소나 시스템과 같이 방대한 양의 연산을 요구하는 고속 신호처리기를 구현하기 위해서는 상용 DSP 칩의 병렬 처리방법은 필요 불가결하다. 본 논문에서는 TI사의 TMS320C40을 이용한 병렬 신호 처리 시스템을 소개한다. TI사의 TMS320C40을 이용한 소나 시스템 신호처리부의 기본 모델을 제시하고, TI에서 제공하는 FFT구현 소스의 분석을 통한 연산의 수학적인 모델을 제시하고 이를 근거로 제안된 모델의 성능을 분석하였다.

• Review of KIISC
• /
• v.13 no.4
• /
• pp.80-87
• /
• 2003

최근 무선 인터넷의 발달과 함께 제약사항이 많은 무선 단말기에 적용 가능한 암호학적 알고리즘들의 필요성이 대두되었다. 그 중 2000년 Lenstra에 의해 제안된 XTR은 GF$p^{(6)}$상의 서브그룹(subgroup)에서 안전한 암호 연산을 수행하며, 기존의 알고리즘에 비해 파라미터 선택과, 원소들의 트레이스(trace)를 이용한 효율적인 암호 연산으로 인해 무선 단말기 환경에 적용되기에 알맞다. 본 고에서는 XTR 공개키 알고리즘의 개념과 수학적인 배경에 대해 연구하고, 현재까지 제안된 XTR 공개키 암호 알고리즘의 효율성을 분석하여 앞으로 무선 환경에서의 응용분야를 논한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.23 no.9A
• /
• pp.2365-2371
• /
• 1998

Discrete cosine transform (DCT) has wide applications in speech and image coding. In this paper, we propose a novel fast dCT scheme with the property of reduced multiplication stages and the smaller number of additions and multiplications. This exploits the symmetry property of the DCT kernel to decompose the N-point dCT to N/2 point, and can be generally applied recursively to $2^{m}$-point. The proposed algorithm has a structure that most of multiplications tend to be performed at final stage, and this reduces propagation of truncation error which could occur in the fixed-point computation. Also the minimization of the multiplication stages further decreases the error.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.3A
• /
• pp.324-330
• /
• 2004

In this paper, we propose the TCM(Trellis coded modulation) decoding scheme that reduces the number of operations in branch metric with STBC(space time block codes) channel information and present the implementation results. The proposed TCM decoding scheme needs only 1 signal point in each TCM subset. Using bias point scheme, It detects the minimum distance symbol. The proposed TCM decoding scheme can reduce the branch metric calculations. In case of 16QAM 8 subset, the reduction ratio is about 50％ and for 64QAM 8 subset, about 80％ reduction can be obtained. The results of logic synthesis for the TCM and STBC decoder with the proposed scheme are 57.6K gate count.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.7 no.2
• /
• pp.19-26
• /
• 1997

In this paper, we propose an RSA multisignature scheme with no bit expansion in which the signing order is not restricted. In this scheme we use RSA moduli with the same bit length. the most 1 bits of which are same. The proposed scheme is based on these RSA moduli and a repeated exponentiation of Levine and Brawley. Kiesler and Harn first utilize the repeated exponentiation technique in their multisignature scheme, which requires 1.5m exponentiations for signing, where m is the number of signers. However, the proposed scheme requires (equation omitted) m exponentiation. So if l is sufficiently large (l $\geq$ 32), then we can neglect the vaue (equation omitted

• Journal of KIISE:Computer Systems and Theory
• /
• v.31 no.1_2
• /
• pp.1-9
• /
• 2004

The important arithmetic operations over finite fields include exponentiation, division, and inversion. An exponentiation operation can be implemented using a series of squaring and multiplication operations using a binary method, while division and inversion can be performed by the iterative application of an AB$^2$ operation. Hence, it is important to develop a fast algorithm and efficient hardware for this operations. In this paper presents new bit-serial architectures for the simultaneous computation of multiplication and squaring operations, and the computation of an $AB^2$ operation over $GF(2^m)$ generated by an irreducible AOP of degree m. The proposed architectures offer a significant improvement in reducing the hardware complexity compared with previous architectures, and can also be used as a kernel circuit for exponentiation, division, and inversion architectures. Furthermore, since the Proposed architectures include regularity and modularity, they can be easily designed on VLSI hardware and used in IC cards.