• Title/Summary/Keyword: 연산량

Search Result 1,863, Processing Time 0.029 seconds

Categorized VSSLMS Algorithm (Categorized 가변 스텝 사이즈 LMS 알고리즘)

  • Kim, Seon-Ho;Chon, Sang-Bae;Lim, Jun-Seok;Sung, Koeng-Mo
    • The Journal of the Acoustical Society of Korea
    • /
    • v.28 no.8
    • /
    • pp.815-821
    • /
    • 2009
  • Information processing in variable and noisy environments is usually accomplished by means of adaptive filters. Among various adaptive algorithms, Least Mean Square (LMS) has become the most popular for its robustness, good tracking capabilities and simplicity, both in terms of computational load and easiness of implementation. In practical application of the LMS algorithm, the most important key parameter is the Step Size. As is well known, if the Step Size is large, the convergence rate of the algorithm will be rapid, but the steady state mean square error (MSE) will increase. On the other hand, if the Step Size is small, the steady state MSE will be small, but the convergence rate will be slow. Many researches have been proposed to alleviate this drawback by using a variable Step Size. In this paper, a new variable Step Size LMS(VSSLMS) called Categorized VSSLMS (CVSSLMS) is proposed. CVSSLMS updates the Step Size by categorizing the current status of the gradient, hence significantly improves the convergence rate. The performance of the proposed algorithm was verified from the view point of convergence rate, Excessive Mean Square Error(EMSE), and complexity through experiments.

Methodology and its Hardware Architecture for High-speed Parallel Computation of Computer Generated Hologram (컴퓨터 생성 홀로그램의 고속 병렬 연산을 위한 연산방식 및 하드웨어 구조)

  • Yang, Wol-Sung;Choi, Hyun-Jun;Seo, Young-Ho;Yoo, Ji-Sang;Kim, Dong-Wook
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2010.11a
    • /
    • pp.30-33
    • /
    • 2010
  • 본 논문에서는 연산에 의해 디지털 홀로그램(computer-generated hologram, CGH)을 생성할 때 많은 계산량으로 속도가 지연되는 문제를 해결하기 위해 연산식을 수정하고 이를 하드웨어로 구현한다. 기존에 제시된 CGH 연산 알고리즘에 비해 제안한 알고리즘은 디지털 홀로그램의 완벽한 병렬처리가 가능하게 하여 속도지연의 문제를 해소한다. 구현 결과 하드웨어가 주어진다면 최대 3사이클에 한 광원으로부터의 홀로그램성분 전체를 연산할 수 있고, 파이프라인 기법을 사용하면 두 사이클의 지연시간 후 매 사이클마다 한 광원에 대한 홀로그램 연산결과를 얻을 수 있다.

  • PDF

Parallel Spatial Join using Vector Quadtrees (벡터 사분트리를 이용한 병렬 공간 조인)

  • Kim, Jin-Deok;Seong, Won-Mo;Hong, Bong-Hui
    • Journal of KIISE:Software and Applications
    • /
    • v.26 no.1
    • /
    • pp.25-39
    • /
    • 1999
  • 지리 정보 시스템에서 공간 분석을 위해 사용되는 중요한 연산인 공간 조인은 대상이 되는 공간 객체의 수가 증가함에 따라서 연산 시간이 지수적으로 증가하는 특징을 가지고 있다. 그러므로 다량의 공간 데이터에 대해서 공간 연산시간을 줄이기 위한 병렬처리가 필요하다. 이 논문에서는 비겹침 정규분할 방식의 사분트리를 이용한 공간 조인 알고리즘을 제시하고 MIMD 구조 및 공유 디스크 방식의 병렬 처리시스템에 적용하여 성능을 평가한다. 사분트리를 이용한 공간조인 방법으로서 중복 표현된 공간객체를 줄이기 위한 사분면(quadrant)의 병합 방법,영역 제한을 통해 연산 대상 객체를 줄이기 위한 사분면의 분할 방법, 그리고 병합 및 분할 방법을 혼용하여 공간 조인 연산의 숫자를 최소화하는 혼합 방법을 제시한다. 실험 평가에서는 각 방법들을 병렬 처리 시스템에 적용하여 여과단계 및 정제단계에서의 연산량과 수행 시간을 통해 성능을 비교 평가한다. 실험결과, 여과 단계에서는 분할 방법이 가장 우수했지만, 정제 단계에서는 병합 방법이 가장 우수했다. 따라서 전체적인 고려할 때 두 방법의 장점을 수용한 혼합 방법이 가장 우수한 성능을 나타냈다.

Study on Acceleration of Building a Thesaurus by Means of Pre-applying of $\alpha$-cut ($\alpha$-cut 선적용에 의한 시소러스 구축의 가속화에 관한 연구)

  • 김창민;김용기
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 1997.10a
    • /
    • pp.233-236
    • /
    • 1997
  • 퍼지 관계 개념을 응용한 퍼지 정보 검색은 형태론에 입각한 기존의 정보 검색과는 달리 문서와 용어의 의미론에 근거하는 정보검색을 할 수 있다. 퍼지 정보 검색은 문헌의 집합 용어의 집합으로 나누고 문헌과 용어의 관계성을 문서 $\times$ 용어이 관계 행렬로 나타내며 퍼지 관계곱 연산을 이용하여 시소러스(thesaurus)를 형성하고 사용자로부터 주어진 질의 적합한 문서를 제공한다. 그러나 이러한 퍼지 관계곱 연산은 매우 큰 시간 복합도를 요구하는 연산이고 퍼지값은 부동소수점으로 표현해야하므로 대용량의 문서 시스템에 적용할 수 없어 비현실적이다. 부동소수점 연산은 연산속도가 느리고 저장공간도 많이 요구하므로 부동소수점 연산을 비트 연산으로 대체할 수 있다면 처리속도와 처리공간에 있어 성능 향상을 기대할 수 있다. 본 연구는 퍼지 정보 검색의 시소러스 형성에 있어 $\alpha$-cut 적용의 시기를 조정하여 성능을 향상하는 방법을 제안한다.

  • PDF

Performance evaluation for split and merge operation using block relocation between I-nodes (I-node 간의 블록 재배치를 이용한 파일 분할과 재결합 연산의 성능 평가)

  • Park, Hyun-Chan;Kim, Young-Pil;Yoo, Chuck
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2005.05a
    • /
    • pp.1697-1700
    • /
    • 2005
  • 파일에 대한 분할과 재결합은 네트워크를 통한 대용량 파일 전송 시에 자주 사용되는 연산이다. 위 연산들은 현재 유저 레벨의 어플리케이션에 의해 제공되고 있어 동일한 데이터를 외부 장치내에서 복사하는 불필요한 동작을 수행한다. 이러한 단점을 제거하기 위해 커널 레벨의 파일 시스템에 I-node 간의 디스크 블록 재배치를 수행하는 연산을 설계하였다. 그리고 새로운 분할과 재결합 연산을 구현한 파일 시스템 시뮬레이터로 실험을 수행하여 성능을 평가하였다. 결과적으로, 64Mbytes 크기의 파일에 대해 분할 연산은 399 배, 재결합 연산은 682 배의 수행 시간 감소를 보여주었다.

  • PDF

224-bit ECC Processor supporting the NIST P-224 elliptic curve (NIST P-224 타원곡선을 지원하는 224-비트 ECC 프로세서)

  • Park, Byung-Gwan;Shin, Kyung-Wook
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2017.05a
    • /
    • pp.188-190
    • /
    • 2017
  • 투영(projective) 좌표계를 이용한 스칼라 곱셈(scalar multiplication) 연산을 지원하는 224-비트 타원곡선 암호(Elliptic Curve Cryptography; ECC) 프로세서의 설계에 대해 기술한다. 소수체 GF(p)상의 덧셈, 뺄셈, 곱셈 등의 유한체 연산을 지원하며, 연산량과 하드웨어 자원소모가 큰 나눗셈 연산을 제거함으로써 하드웨어 복잡도를 감소시켰다. 수정된 Montgomery ladder 알고리듬을 이용하여 스칼라 곱셈 연산을 제어하였으며, 단순 전력분석에 보다 안전하다. 스칼라 곱셈 연산은 최대 2,615,201 클록 사이클이 소요된다. 설계된 ECC-P224 프로세서는 Xilinx ISim을 이용한 기능검증을 하였다. Xilinx Virtex5 FPGA 디바이스 합성결과 7,078 슬라이스로 구현되었으며, 최대 79 MHz에서 동작하였다.

  • PDF

Adaptable Garbage Collection Techinque For NAND Flash File System (NAND 플래시 파일 시스템을 위한 적응적인 가비지 컬렉션 기법)

  • Lee, Sang-Gi;Lee, Tae-Hun;Jung, Ki-Dong
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2007.06b
    • /
    • pp.427-431
    • /
    • 2007
  • 플래시 메모리는 강한 내구성과 소형화, 대용량화라는 특성 때문에 임베디드 시스템 및 관련 기기에서 널리 사용되고 있다. 플래시 메모리는 지움 횟수 제한이 있고 제자리 업데이트 시 지움 연산이 선행되어야 한다. 또한, 쓰기 단위에 비해 지움 단위가 커서 연산시간이 많이 걸리며, 지움 대상 블록이 많은 경우에는 쓰기 연산 지연의 원인이 된다. 본 논문에서는 이러한 쓰기 연산 지연을 예방하기 위하여 쓰기 연산량에 따라 지움 연산을 제어하는 효율적인 가비지 컬렉션 기법을 제안하고, YAFFS에 구현하여 성능 평가를 하였다.

  • PDF

An Efficient Design of Programmable Down Converter for Software Radio (소프트웨어 라디오 수신기의 구현을 위한 효율적인 Programmable Down Converter 설계)

  • Gwak, Seung-Hyeon;Kim, Jae-Seok
    • Journal of the Institute of Electronics Engineers of Korea SP
    • /
    • v.39 no.1
    • /
    • pp.87-96
    • /
    • 2002
  • This paper proposes an efficient decimation filter structure in programmable down converter for software radio. The decimation filter consists of the cascaded integrator-comb(CIC) filter, a compensation filter for CIC, cascaded comb and modified halfband filters, and programmable FIR filter. Since the compensation filter is used in CIC, the passband drooping is compensated and stopband attenuation is improved. Therefor the more decimation can be implemented in CIC filter. The compensation filter in CIC reduced the computational complexity of other decimation filters and the coefficients of PFIR, thereby achieving a significant hardware reduction over existing approaches. We can reduce the multiply operator by 20% in hardware and operation by 50% as compared with PDC of Harris.

Reduced Complexity K-BEST Lattice Decoding Algorithm for MIMO Systems (다중 송수신 안테나 시스템 기반에서 복잡도를 감소시킨 K-BEST 복호화 알고리듬)

  • Lee Sung-Ho;Shin Myeong-Cheol;Jung Sung-Hun;Seo Jeong-Tae;Lee Chung-Yong
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.43 no.3 s.345
    • /
    • pp.95-102
    • /
    • 2006
  • This paper proposes the KB-Fano algorithm which has lower decoding complexity by applying modified Fano-like metric bias to the conventional K-best algorithm. Additionally, an efficient K-best decoding algorithm, named the KR-Fano scheme, is proposed by jointly combining the K-reduction and the KB-Fano schemes. Simulations show that the proposed algerian provides the remarkable improvement from the viewpoints of the BER performance and the decoding complexity as compared to the conventional K-best scheme.

CQI Generation Method for MIMO-OFDM System in Multipath Fading Channels (다중경로 페이딩 채널에서 MIMO-OFDM 시스템을 위한 CQI 생성방법)

  • Lee, Dong Jun;Cho, Chung-Ki;Kang, Jin Whan;Kim, Sang-Hyo
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2011.11a
    • /
    • pp.318-320
    • /
    • 2011
  • 본 논문은 다중경로 페이딩 채널에서 폐루프 MIMO-OFDM 시스템을 구현할 때 효율적인 피드백 정보를 제공하기 위한 채널 품질 지시자(Channel Quality Indicator, CQI)를 결정하는 방법에 관한 것이다. 다중경로 페이딩에서 OFDM심볼의 부반송파들이 주파수영역에서 서로 다른 채널이득을 경험할 수 있고 여러 채널행렬 중에서 어느 채널행렬에 기반해서 채널 상태를 반영하는 채널대표값을 계산해야 하는지 분명하지 않다. 따라서 수신측에서 송신측으로 피드백하기 위해서 하나의 CQI정보를 생성하는데 필요한 채널 대표값이 필요하다. 채널 대표값을 구할 때 쉽게 생각 할 수 있는 방법인 기준신호의 평균 채널행렬을 이용하는 경우에는 채널상태를 정확히 반영하지 못하고 기준신호의 MMSE검출 후 SNR을 검출하는 방식은 채널상태를 정확히 반영해서 성능을 향상시키지만 많은 연산량을 필요로 한다. 이러한 문제를 해결하기 위해 허미시안 연산된 값을 채널 행렬 평균화해서 채널상태를 정확하게 반영하고 연산량을 줄이는 것에 중점을 두고 있다.

  • PDF