• 제목/요약/키워드: 연마 패드

검색결과 69건 처리시간 0.038초

박피(剝皮)날 및 연마재(硏磨材)가 백하수오(白何首烏) 기계박피(機械剝皮)에 미치는 영향(影響) (Effect of Peeling Blades and Abrasives on Mechanical Peeling of Cynanchum wilfordii Hemsley)

  • 김주;김창수;송영은;이윤석;심진찬;한종현;곽준수
    • Korean Journal of Acupuncture
    • /
    • 제18권1호
    • /
    • pp.165-170
    • /
    • 2001
  • 전북 진안지역에서 재배된 백하수오 2년생 생근을 공시재료로 이용하여 백하수오의 적정 기계박피 조건을 구명하고자 박피날은 돌기형 고무, 플라스틱 패드, 마름모형 철제날과 솔브러시를 공시하고 연마재로서 인조석, 모래, 잔자갈을 이용하여 박피시험을 수행한 결과를 요약하면 다음과 같다. 1. 손박피의 경우 철제칼을 이용하여 1kg을 박피하는 시간이 36분으로 가장 적게 걸렸고 기계박피는 통일 무게 처리에 2분이 소요되는 것으로 나타났으며 명도의 경우 손박피가 기계박피에 비해 다소 높게 나타나는 경향이었다. 2. 백하수오 기계박피시 박피날과 연마재 처리조건에서 수율은 마름모형 철제날에 모래을 처리한 조합에서 89.9%로 가장 낮게 나타났으며 박피율은 마름모형 철제날에 잔자갈을 처리 한 조합에서 71.3%로 가장 높게 나타났다. 3. 백하수오의 박피후 품질결정에 중요한 요소중의 하나인 명도의 경우 마름모형 철제날에 잔자갈을 연마재로 사용한 조합에서 61.90.으로 가장 높게 나타났다. 4. 백하수오 기계박피시 적정 회전속도를 구명하기 위한 조건에서는 박피 회전속도가 빨라 칠수록 수율은 낮은 경향을 나타냈으며 박피율의 경우 회전속도 30r.p.m.에서 66.8%로 가장 높게 나타났으며 명도 또한 57.16으로 나타나 백하수오 기계박피시 적정 회전속도는 30r.p.m.으로 처 리 하는 것이 타당하다고 분석 되었다.

  • PDF

CMP 공정중 박막 종류에 따른 AE 신호 분석 (Analysis of Acoustic Emission Signal Sensitivity to Variations in Thin-film Material Properties During CMP Process)

  • 박선준;이현섭;정해도
    • 대한기계학회논문집A
    • /
    • 제38권8호
    • /
    • pp.863-867
    • /
    • 2014
  • 본 연구에서는 화학 기계 연마(CMP) 공정 중 발생하는 다양한 영역대의 신호를 분석하기 위하여 음향 방출 센서(AE)를 이용하였다. 특히 음향 방출 센서는 공정 중 발생하는 기계적 소음을 전기적 신호로 변환하기 용이하며, 특히 고주파 영역대의 신호를 감지하기에 용이하다. 그래서 본 연구에서는 CMP 장비에 음향 방출 센서를 부착하여 CMP 공정 중 발생하는 신호를 동시에 획득하였다. 본 음향 방출 모니터링 시스템은 CMP 공정 조건 변화 및 패드, 슬러리, 웨이퍼와 같은 소모재의 변화에 따른 신호분석을 하기 위해 제작 되었다. 본 연구에서는 산화막 웨이퍼와 구리막 웨이퍼에 본 시스템을 적용하였다. 음향 방출 센서로 획득한 신호로 Raw 신호 분석, 주파수 분석, 진폭 분석을 통해서 CMP 공정중 발생하는 현상을 분석하였다. 최종적으로 다양한 대역폭의 신호를 음향 방출 센서로 획득하여 CMP 공정 모니터링이 가능함을 확인하고자 하였다.

텅스텐 CMP에서 디싱 및 에로젼 결함 감소에 관한 연구 (A Study on the Reduction of Dishing and Erosion Defects in Tungsten CMP)

  • 박범영;김호윤;김구연;김형재;정해도
    • 한국정밀공학회지
    • /
    • 제22권2호
    • /
    • pp.38-45
    • /
    • 2005
  • Chemical mechanical polishing(CMP) has been widely accepted for the planarization of multi-layer structures in semiconductor fabrication. But a variety of defects such as abrasive contamination, scratch, dishing, erosion and corrosion are occurred during CMP. Especially, dishing and erosion defects increase the metal resistance because they decrease the interconnect section area, and ultimately reduce the lift time of the semiconductor. Due to this reason dishing and erosion must be prohibited. The pattern density and size in chip have a significant influence on dishing and erosion occurred by over-polishing. The fixed abrasive pad(FAP) was applied and tested to reduce dishing and erosion in this paper. The abrasive concentration decrease of FAP results in advanced pattern selectivity which can lead the uniform removal in chip and declining over-polishing. Consequently, reduced dishing and erosion was observed in CMP of tungsten pattern wafer with proposed FAP and chemicals.

W CMP 공정에서의 연마패드표면 안정화 상태와 그 개선 (Stability and Improvement of Polishing Pad in W CMP)

  • 박재홍;키노시타 마사하루;요시다 코이치;신이치 마츠무라;정해도
    • 한국전기전자재료학회논문지
    • /
    • 제20권12호
    • /
    • pp.1027-1033
    • /
    • 2007
  • In this research, the polishing pad for W CMP has been analyzed to understand stabilization of polishing performance. For stabilization of process, the polishing pad condition is one of important factors. The polishing pad plays a key role in polishing process, because it contact with reacted surface of wafer[1]. The physical property of pad surface is ruled by conditioning tool which makes roughness and profile of pad surface. Pad surface affects on polishing performance such as RR(Removal Rate) and uniformity in CMP. The stabilized pad surface has stable roughness. And its surface has high level of wettability which can increase the probability of abrasive adhesion on pad. The result of this research is that the reduction of break-in and dummy polishing process were achieved by artificial machining to make stable pad surface. In this research, urethane polishing pad which is named IC pad(Nitta-Haas Inc.) and has micro pore structure, is studied. Because, this type of pad is the most conventional type.

연마불균일도에 영향을 미치는 패드 표면특성에 관한 연구 (The Effect of Pad Surface Characteristics on Within Wafer Non-uniformity in CMP)

  • 박기현;박범영;정재우;이현섭;정석훈;정해도;김형재
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
    • /
    • pp.38-39
    • /
    • 2005
  • We have investigated the effect of the pad surface characteristics such as roughness, groove density and wear of pad on within wafer non-uniformity(WIWNU) in chemical mechanical polishing(CMP). We found that WIWNU increases as pad surface roughness($R_{pk}$; Reduced peak height) increases in an early stage of polishing. But after polishing time goes to a certain extent, WIWNU decreases as uniformity of pad surface roughness. Also, groove of pad has effect on relative pad stiffness although original mechanical properties of pad are unchanged by grooving. WIWNU decreases as relative pad stiffness decreases. In addition, conditioning process causes non-uniform wear of pad during in CMP. The profile of pad wear has a significant effect on WIWNU.

  • PDF

마이크로 표면 구조를 가지는 CMP 패드의 연마 특성 평가 (Evaluation of Chemical Mechanical Polishing Performances with Microstructure Pad)

  • 정재우;박기현;장원문;박성민;정석훈;이현섭;정해도
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
    • /
    • pp.651-652
    • /
    • 2005
  • Chemical mechanical polishing (CMP) has emerged as the planarization technique of choice in integrated circuit manufacturing. Especially, polishing pad is considered as one of the most important consumables because of its properties. Generally, conventional polishing pad has irregular pores and asperities. If conditioning process is except from whole polishing process, smoothing of asperities and pore glazing occur on the surface of the pad, so repeatability of polishing performances cannot be expected. In this paper, CMP pad with microstructure was made using micro-molding technology and repeatability of ILD(interlayer dielectric) CMP performances and was evaluated.

  • PDF

화학 기계적 연마에서 패드표면 특성이 웨이퍼 불균일도에 미치는 영향 (Pad Surface Characteristics and their Effect on Within Wafer Non-Uniformity in Chemical Mechanical Polishing)

  • 정석훈;이현섭;정문기;신운기;이상직;박범영;김형재;정해도
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2009년도 하계학술대회 논문집
    • /
    • pp.58-58
    • /
    • 2009
  • Uniformity related issues in chemical mechanical polishing (CMP) are within wafer non-uniformity (WIWNU), wafer to wafer non-uniformity (WTWNU), planarity and dishing/erosion. Here, the WIWNU that originates from spatial distribution of independent variables such as temperature, sliding distance, down force and material removal rate (MRR) during CMP, relies to spatial dependency. Among various sources of spatial irregularity, hardness and modulus of pad and surface roughness in sources for pad uniformity are great, especially. So, we investigated the spatial variation of pad surface characteristics using pad measuring system (PMS) and roughness measuring system. Reduced peak height ($R_{pk}$) of roughness parameter shows a strong correlation with the removal rate, and the distribution of relative sliding distance onwafer during polishing has an effect on the variation of $R_{pk}$ and WIWNU. Also, the results of pad wear profile thorough developed pad profiler well coincides with the kinematical simulation of conditioning, and it can contribute for the enhancement of WIWNU in CMP process.

  • PDF

ILD CMP 공정에서 실리콘 산화막의 기계적 성질이 Scratch 발생에 미치는 영향

  • 조병준;권태영;김혁민;박진구
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2011년도 추계학술발표대회
    • /
    • pp.23-23
    • /
    • 2011
  • Chemical-Mechanical Planarization (CMP) 공정이란 화학적 반응 및 기계적인 힘이 복합적으로 작용하여 표면을 평탄화하는 공정이다. 이러한 CMP 공정은 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위하여 도입되었으며 반도체 제조를 위한 필수공정으로 그 중요성이 강조되고 있다. 특히 최근에는 Inter-Level Dielectric (ILD)의 형성과 Shallow Trench Isolation (STI) 공정에서실리콘 산화막을 평탄화하기 위한 CMP 공정에 대해 연구가 활발히 이루어지고 있다. 그러나 CMP 공정 후 scratch, pitting corrosion, contamination 등의 Defect가 발생하는 문제점이 존재한다. 이 중에서도 scratch는 기계적, 열적 스트레스에 의해 생성된 패드의 잔해, 슬러리의 잔유물, 응집된 입자 등에 의해 표면에 형성된다. 반도체 공정에서는 다양한 종류의 실리콘 산화막이 사용되고 gks이러한 실리콘 산화막들은 종류에 따라 경도가 다르다. 따라서 실리콘 산화막의 경도에 따른 CMP 공정 및 이로 인한 Scratch 발생에 관한 연구가 필요하다고 할 수 있다. 본 연구에서는 scratch 형성의 거동을 알아보기 위하여 boronphoshposilicate glass (BPSG), plasma enhanced chemical vapor deposition (PECVD) tetraethylorthosilicate (TEOS), high density plasma (HDP) oxide의 3가지 실리콘 산화막의 기계적 성질 및 이에 따른 CMP 공정에 대한 평가를 실시하였다. CMP 공정 후 효율적인 scratch 평가를 위해 브러시를 이용하여 1차 세정을 실시하였으며 습식세정방법(SC-1, DHF)으로 마무리 하였다. Scratch 개수는 Particle counter (Surfscan6200, KLA Tencor, USA)로 측정하였고, 광학현미경을 이용하여 형태를 관찰하였다. Scratch 평가를 위한 CMP 공정은 실험에 사용된 3가지 종류의 실리콘 산화막들의 경도가 서로 다르기 때문에 동등한 실험조건 설정을 위해 동일한 연마량이 관찰되는 조건에서 실시하였다. 실험결과 scratch 종류는 그 형태에 따라 chatter/line/rolling type의 3가지로 분류되었다 BPSG가 다른 종류의 실리콘 산화막에 비해 많은 수에 scratch가 관찰되었으며 line type이 많은 비율을 차지한다는 것을 확인하였다. 또한 CMP 공정에서 압력이 증가함에 따라 chatter type scratch의 길이는 짧아지고 폭이 넓어지는 것을 확인하였다. 본 연구를 통해 실리콘 산화막의 경도에 따른 scratch 형성 원리를 파악하였다.

  • PDF

산화막CMP의 연마균일도 향상을 위한 웨이퍼의 에지형상제어 (Wafer Edge Profile Control for Improvement of Removal Uniformity in Oxide CMP)

  • 최성하;정호빈;박영봉;이호준;김형재;정해도
    • 한국정밀공학회지
    • /
    • 제29권3호
    • /
    • pp.289-294
    • /
    • 2012
  • There are several indicators to represent characteristics of chemical mechanical planarization (CMP) such as material removal rate (MRR), surface quality and removal uniformity on a wafer surface. Especially, the removal uniformity on the wafer edge is one of the most important issues since it gives a significant impact on the yield of chip production on a wafer. Non-uniform removal rate at the wafer edge (edge effect) is mainly induced by a non-uniform pressure from nonuniform pad curvature during CMP process, resulting in edge exclusion which means the region that cannot be made to a chip. For this reason, authors tried to minimize the edge exclusion by using an edge profile control (EPC) ring. The EPC ring is equipped on the polishing head with the wafer to protect a wafer from the edge effect. Experimental results showed that the EPC ring could dramatically minimize the edge exclusion of the wafer. This study shows a possibility to improve the yield of chip production without special design changes of the CMP equipment.