• 제목/요약/키워드: 연동파형

검색결과 14건 처리시간 0.023초

모바일 청진기 기반 고령자의 건강 및 질환관리를 위한 u-헬스케어 서비스 시스템 (u-Healthcare Service System based on Mobile Stethoscope for The elderly Health and Disease Management)

  • 김혜영;정정일;조진수
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2011년도 춘계학술발표대회
    • /
    • pp.1176-1177
    • /
    • 2011
  • 본 논문에서는 모바일 청진기로 언제 어디서나 고령자의 건강상태를 진단할 수 있는 건강 및 질환관리 시스템을 제안하며, 이를 통해 현재의 전문의 중심의 청진기 진료에서 누구나 쉽게 자가진단이 가능한 u-헬스케어 서비스를 제공하고자 한다. 본 시스템은 디지털 청진기와 스마트폰 모바일 어플리케이션을 연동하여 청진신호를 파형으로 시각화하여 사용자가 편리하게 건강상태를 자가진단 할 수 있도록 서비스하며 또한, 웹 서버를 통해 전문의의 상세진단을 받을 수 있다.

능동 소나에서 시간적으로 긴 펄스에 대한 정합 필터의 효율적인 분할 기법 (Efficient Partitioning of Matched Filter for Long Pulse in Active Sonar Application)

  • 신동훈;김진석
    • 한국음향학회지
    • /
    • 제33권4호
    • /
    • pp.262-267
    • /
    • 2014
  • 최근 능동소나에서 표적의 탐지성능을 향상하기 위해 상당히 긴 펄스가 사용되고 있다. 이렇게 송신 파형의 길이가 길어지면 콘볼루션(convolution)을 이용하여 구현한 정합필터는 과도한 연산량이 요구되어 구현측면에서 불리하다. 주파수 영역에서 중첩-합(overlap-add) 또는 중첩-저장(overlap-save) 방법을 이용한 정합필터를 수행하면 이러한 문제를 해결할 수 있으나, 실시간 처리를 위해 시스템의 입출력 연동주기가 고정된 경우 FFT 길이가 제한되어 성능저하가 발생한다. 이 경우 연산효율을 높이기 위한 방법으로 필터를 균등 분할하되 IFFT 연산의 재사용을 통해 연산 효율을 높이는 FDL(Frequency Delay Line, 주파수 영역 지연-합) 방법과 필터를 가변적으로 최적 분할하는 MC(Minimum Cost, 최소 비용) 방법이 알려져 있다. 본 논문은 위 두 가지 방법을 결합하여, 정합필터를 효율적으로 분할하여 수행할 수 있는 새로운 방법을 제안하였다.

JBIG2 심벌 ID 부호화를 위한 런코드 부호기의 하드웨어 구현 (Hardware Implementation of RUNCODE Encoder for JBIG2 Symbol ID Encoding)

  • 서석용;고형화
    • 한국항행학회논문지
    • /
    • 제15권2호
    • /
    • pp.298-306
    • /
    • 2011
  • 본 논문은 팩시밀리를 위한 이진 영상 압축 표준인 JBIG2의 주요 구성모듈의 하나인 심벌 ID 코드 길이 부호화를 위한 런코드 부호기 IP를 하드웨어로 설계구현에 관한 것이다. VHDL코드 생성 및 하드웨어 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 합성된 하드웨어는 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 합성된 하드웨어가 FPGA에서 차지하는 면적은 전체 slice의 13%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인함으로써 하드웨어로의 구현에 적합성을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 하드웨어는 40배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.

임베디드용 JBIG2 부호화기의 하드웨어 설계 (Hardware Design for JBIG2 Encoder on Embedded System)

  • 서석용;고형화
    • 한국통신학회논문지
    • /
    • 제35권2C호
    • /
    • pp.182-192
    • /
    • 2010
  • 본 논문은 이진 영상 압축 표준인 JBIG2의 주요 구성모듈을 하드웨어 IP(Intellectual Property)로 설계 구현을 제안한다. JBIG2가 표준화된 이후 차세대 FAX 하드웨어 개발을 용이하게 하기 위하여 JBIG2 부호화기의 주요 모듈인 심볼 추출부, 허프만 부호화기, MMR 부호화기, MQ 산술부호화기를 하드웨어 IP로 합성하였다. VHDL코드 생성 및 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 심볼추출시 메모리의 사용을 최소화하기 위해 문서를 128라인씩 분할하여 처리하도록 설계하였다. 합성된 IP들은 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 4개의 IP가 FPGA에서 차지하는 면적은 전체 slice의 36.7%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 IP들은 심볼 추출부는 17배, 허프만 부호화기는 10배, MMR 부호화기는 6배, MQ 산술부호화기는 2.2배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어 IP와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.