• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 추계학술논문집 2부
• /
• pp.434-437
• /
• 2011

본 논문에서는 H.264/AVC 복호기의 성능을 향상시키기 위해 병렬 역양자화 구조와 역변환 구조를 제안한다. 제안하는 역양자화 구조는 공통 연산기를 사용하여 계산 복잡도를 감소시키고, 4개의 공통연산기를 사용하여 역양자화 수행 사이클 수를 1 사이클로 감소시킨다. 제안하는 역변환 구조는 4개의 변환 연산기를 사용하여 역변환 연산을 수행하는데 2 사이클이 소요된다. 또한 제안하는 구조는 역양자화 연산과 수평 역변환 연산을 동시에 수행하는 병렬 구조를 채택하여 역양자화 및 역변환 수행 사이클 수를 2 사이클로 감소시킨다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 1.5MHz의 동작 주파수에서 게이트 수는 14,173이고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 38.74% 향상되었다.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2253-2260
• /
• 2012

본 논문에서는 H.264/AVC 복호기의 역변환과 역양자화를 위한 효율적인 하드웨어 구조를 제안한다. 기존 역변환 및 역양자화기에서는 AC계수와 DC계수를 복호하는 순서가 다르다. 색차 DC계수와 인트라 $16{\times}16$ 모드에서 휘도 DC계수는 역변환을 수행하고 역양자화를 수행하는 반면에, 휘도 및 색차 AC계수는 역양자화를 수행하고 역변환을 수행하기 때문에 하드웨어로 구현시 제어 복잡도가 증가한다. 제안하는 구조는 DC계수와 AC계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 공통 연산기를 사용하여 처리함으로써 계산 복잡도가 감소한다. 기존 역양자화기에는 나눗셈 연산을 포함하고 있어 복호하는 순서를 변경할 경우 오차가 발생하기 때문에 나눗셈 연산을 역변환 후에 수행하여 오차를 방지한다. 또한, 역변환기와 역양자화기를 3단 파이프라인으로 구성하고 수평 IDCT와 수직 IDCT를 병렬로 구현하여 수행 사이클을 감소시켰다. 제안하는 역변환기와 역양자화기의 매크로블록 당 처리되는 사이클 수를 비교 분석한 결과, 기존 구조 대비 45%이상 향상된 결과를 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.444-447
• /
• 2011

본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권7호
• /
• pp.296-303
• /
• 2007

색상 양자화는 각 픽셀의 색을 가장 가까운 대표색으로 치환함으로써 결과 영상을 단일 색상 영역들로 분할한다. 따라서 색상 양자화된 영상에서는 연속적이며 세부적인 색상 변화가 사라지게 된다. 본 논문에서는 색상 양자화 방법에 대한 선행 지식 없이 이러한 색상 변화를 자동으로 또는 대화적으로 복구하는 새로운 영상 역양자화 기법을 제안한다. 본 논문에서 제안한 기법은 입력 영상의 단일 색상 영역들 중에서 어떤 영역들끼리 결과 영상에서 연속적인 색상 변화를 가져야 할 것인지 식별한 후, 대표색을 유지하면서 이음새 없이 매끄럽게 연결한다. 또한, 대화형 브러시를 이용하여 어떤 영역들을 매끄럽게 연결할 것인지 또는 분리할 것인지 추가적으로 명시할 수 있게 한다. 사진, 만화, 예술적 삽화 등의 다양한 예제에 대한 실험을 통하여 제안한 영상 역양자화 기법의 유용성을 보인다.

• 한국항행학회논문지
• /
• 제14권3호
• /
• pp.446-451
• /
• 2010

본 논문은 H.264에서 모드 결정을 위한 간소화된 왜곡치 예측 방법을 소개하였다. 왜곡치 계산은 양자화된 변환 계수와 역양자화된 변환 계수의 차이로 계산되는데, 일반적으로 이 과정은 DCT 변환, 양자화, 역양자화 및 역 DCT 변환이 수행되어져야 한다. 제안하는 방식에서는 왜곡치를 계산하기 위하여 일련의 간소화된 수식을 사용함으로써 역양자화 및 역 DCT 과정을 생략하였다. 실험결과, PSNR은 거의 일치하면서도, RDO 모드 결정 시간은 기존의 방식보다 8~15 %의 감소를 보였다.

• 한국통신학회논문지
• /
• 제29권6C호
• /
• pp.857-864
• /
• 2004

MPEG이나 JPEG 영상 압축 표준에서는 영상을 블록 단위로 나누어서 DCT를 하고 양자화 시킨다. 그리고 역양자화 값으로 양자화 구간의 중앙값을 사용한다. DCT 평균제곱 오차를 줄이려면 평균값을 사용하는 것이 최적이나 현재에는 uniform 분포를 가정하고 중앙값을 사용한다. 따라서 본 논문에서는 DCT 계수의 확률 분포함수가 Laplacian 분포를 따른다고 가정하고 역양자화 값으로 평균값을 사용했을 때 PSNR 개선 정도를 살펴왔다. 그리고 보정전의 양자화 오차와 보정 후의 양자화 오차를 이론적인 수식으로 나타내 보았다. 보정으로 인한 양자화잡음의 감소치의 이론적인 최대 값은 1.66 ㏈이다. 실험결과 제안된 대표값을 취했을 경우 기존의 방법보다 PSNR이 0.2∼0.4 ㏈정도 향상된다.

• 방송공학회논문지
• /
• 제11권4호
• /
• pp.386-395
• /
• 2006

다시점 영상 부호화 기술은 다시점 카메라로부터 취득된 다수의 영상을 부호화하는 기술로 매우 효율적인 압축 기술이 요구된다. 이를 위해 시점 간 예측 기술을 사용하고 있으나 예측 기법의 개선만으로는 전반적인 압축 성능 향상에는 한계를 보인다. 따라서 본 논문에서는 역양자화기의 성능 개선을 통해 다시점 영상 부호화의 압축 효율을 보다 향상 시키고자 한다. 다시점 영상 부호화는 기본적으로 H.264/AVC를 기반으로 구현되어 있으므로 H.264/AVC의 양자화/역양자화 기법을 그대로 사용하고 있다. 기존 양자화/역양자화 기법의 문제점은 부호화해야 하는 오류 신호들의 확률 분포가 라플라시안 분포를 갖는다는 가정 하에 양자화기와 역양자화기가 설계되어 있어 입력되는 신호가 라플라시안 분포를 따르지 않을 경우 성능이 떨어진다. 이와 같은 오류 신호의 실제 확률 분호와 양자화/역양자화기의 확률 분포 불일치 문제로 인한 압축 효율 저하 문제를 해결하기 위해 본 논문에서는 양자화 계수 분포 기반의 효율적 역양자화 기법을 제안하다. 추가적인 정보의 전송 없이 복호기에 전송된 양자화 계수들을 이용하여 원본 오류 신호의 확률 분포를 예측하고 이를 바탕으로 보다 정확한 역양자화 값을 찾아내어 압축 성능을 개선한다. 다양한 실험 결과 제안하는 알고리듬은 기존 알고리듬에 비해 높은 비트율에서 최대 1.5 dB에서 최소 0.6 dB의 성능향상을 보인다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1990년도 하계종합학술발표회 논문집
• /
• pp.489-493
• /
• 1990

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5389-5396
• /
• 2012

본 논문에서는 H.264/AVC의 고성능 잔여 데이터 복호기를 위해 최적화된 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 새로운 역영자화 수식들을 적용한 공통 연산기를 갖는 병렬 역양자화기와 병렬 역변환기를 통합한 하드웨어 구조이다. 새로운 역양자화 수식들은 기존 수식에서 나눗셈 연산을 제거하여 연산량 및 처리시간을 감소시키고 새로운 수식들을 처리하기 위해 곱셈기와 왼쪽 쉬프터로 구성된 하나의 공통 연산기를 사용한다. 역양자화기는 4개의 공통 연산기를 병렬처리하기 때문에 $4{\times}4$ 블록의 역양자화 수행 사이클 수를 1 사이클로 감소시키고, 제안하는 역변환기는 8개의 역변환 연산기를 사용하여 $4{\times}4$ 블록의 역변환 수행 사이클 수를 1 사이클로 감소시킨다. 또한 제안하는 구조는 역양자화 연산과 역변환 연산을 동시에 수행하기 때문에 하나의 $4{\times}4$ 블록을 처리하는 데 1 사이클이 소요되어 수행 사이클 수가 감소한다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 21.9k, critical path delay는 5.5ns이고, 최대 동작 주파수는 181MHz이다. 최대 동작 주파수에서 제안하는 구조의 throughput은 2.89Gpixels/sec이다. 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조들 대비 88.5% 이상 향상되었다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.173-176
• /
• 2000

본 논문은 VHDL을 이용하여 1997년 국제 표준안으로 제정된 MPEG-2 AAC 복호화기의 각 모듈을 구현하였다. AAC 복호화기는 허프만 복호화, 역양자화, 고해상도 필터뱅크 등의 도구들이 필수적으로 사용된다. AAC 복호화기의 실시간 구현을 위해 각 도구들의 알고리즘을 분석하고, 하드웨어 개발에 알맞게 최적화하여 고속화와 적은 메모리를 사용하여 효율적으로 구현하였다.