• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 춘계학술발표대회 및 제12회 신소재 심포지엄
• /
• pp.25.1-25.1
• /
• 2007

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 추계학술발표대회 및
• /
• pp.50.1-50.1
• /
• 2007

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.62-62
• /
• 2003

금속-실리콘간 화합물인 실리사이드 중에서, 코발트다이실리사이드(CoSi$_2$)는 비저항이 낮고 선폭이 좁아짐에 따라 면저항이 급격히 증가하는 선폭의존성이 없으며 화학적으로 안정한 재료로 현재 널리 이용되고 있는 재료이다. 또한, 실리콘 (100) 기판과 에피택셜하게 성장한 CoSi$_2$는 우수한 열안정성 과 낮은 juction leakage의 특성을 가지며, shallow junction 형성을 가능하게 하는 많은 장점을 가지고 있어 각광받고 있다. 그러나 순수한 Co의 증착 후속 열처리에 의해 형성된 CoSi$_2$는 (110), (111), (221)등의 다양한 결정방위를 가지게 되어 에피택셜 하게 형성되기 어렵다. 현재까지 Ti, Ta, Zr과 화학 산화막 등의 확산 방지막을 이용하여 에피 택셜하게 성장시키는 많은 방법들이 연구되어 왔으며, 최근에는 본 연구실에서 반응성화학기상증착법으로 Co-C 박막을 증착하여 in-Situ로 에피택셜 CoSi$_2$를 형성하는 새로운 방법을 보고하였다. 본 연구는 반응성 스퍼터링에 의해 증착된 Co-N 박박으로부터 후속 열처리를 통하여 에피택셜 CoSi$_2$를 성장시키는 새로운 방법을 제시하고자 한다. Co-N 박박은 Ar과 $N_2$의 혼합가스 분위기 속에서 Co를 스퍼터링하여 증착하였다. 증착시 혼합가스 내의 $N_2$함량의 변화에 따라 다양한 Co-N 박막이 형성됨을 확인하였다. 후속열처리시 Co-N 박막의 산화를 방지하기 위하여 Ti층을 마그네트론 스퍼터링으로 증착하였으며, Ar 분위기에서 온도에 따른 ex-situ RTA 열처리를 통하여 에피택셜 CoSi$_2$를 성장시킬 수 있었다. 이러한 에피택셜 CoSi$_2$는 특정 한 Ar/$N_2$ 비율 내에서 성장이 가능하였으며, 약 $600^{\circ}C$이상의 열처리 온도에서 관찰되었다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.811-816
• /
• 2019

초고진공 화학기상증착장치(UHV-CVD)에 의해 성장된 실리콘-흡착된 산소(Si-O) 초격자가 실리콘 양자전자소자를 위한 에피택셜 장벽으로 소개되었다. 전류-전압 측정 결과 높은 브레이크다운 전압을 갖는 매우 안정하고 양호한 절연특성을 나타내었다. 에피택셜 성장된 Si-O 초격자는 SOI(silicon on insulator)를 대체할 수 있는 절연층으로도 사용될 수 있음을 보여준다. 이 두꺼운 장벽은 전계효과트랜지스터(FET)의 절연 게이트로 유용하게 사용될 수 있어 FET 위에 또 다른 FET를 제작할 수 있으므로 미래 실리콘계 3차원 집적회로의 궁극적인 목표에 한층 더 다가갈 수 있는 가능성을 보여주는 것이다.

• 대한전자공학회논문지
• /
• 제21권5호
• /
• pp.41-45
• /
• 1984

양질의 에피택셜 층을 성장시키기 위해서는, 에피택셜 층을 성장시키기 직전에 HCl 가스를 사용하여 실리콘 기판을 에칭하는 과정이 거의 언제나 포함된다. 본 논문에서는, 대기압[1 기압]과 감압[0.1기압]에서 HCl 가스 농도와 에칭 온도의 변화에 따른 에칭속도 및 에치-피트 생성에 관하여 조사하였다. 그 결과, 대기압 공정과 감압 공정 모두 에칭 속도는 HCI 가스 농도의 2승[X ]에 비례하였으며, 명목상 활성화 에너지는 0∼11 Kcal/mole인 것으로 나타났다. 이러한 결과로부터, 감압 공정에서 HCl 가스에 의해 실리콘이 에칭되는 것은 대기압 공정에서와 같이 다음과 같은 반응에 의해 일어난다고 예측된다; Si + 2HCl ↔SiCl2 + H2.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2013년도 자성 및 자성재료 국제학술대회
• /
• pp.101-102
• /
• 2013

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 D
• /
• pp.1827-1829
• /
• 1999

반도체 소자가 고집적화 되고 미세화 될수록 좁은 면적에 여러 기능을 가진 우물을 형성시켜야하나 기존의 우물로는 고온 장시간 열처리로 인하여 측면 확산이 깊게 되고, 불순물 농도 분포는 표면으로부터 농도가 점차 낮아진다. 따라서 기존 우물의 불순물 분포로는 기생 트랜지스터에 의한 렛치-엎과 알파 입자에 의한 SER의 감소를 위하여 필요한 벌크에서의 고농도 분포를 유지하기가 곤란하다. 이러한 문제는 차세대 반도체 개발을 위해서는 반드시 해결해야 할 것이며 이것을 해결할 수 있는 공정으로는 고 에너지 이온 주입과 저온, 단시간 열처리이다. 고 에너지 이온 주입 시의 불순물 분포를 어떻게 제어할 것인가에 대한 것과 여기서 부수적으로 나타나는 격자 손상과 그 회복 및 잔류결함의 성질을 어떻게 알고 이를 게터링 등에 이용할 것이냐에 대한 것이다. 실리콘 기판 내로 가속된 이온은 실리콘 격자와 충돌하면서 많은 1차 결함이 생기고. 이들은 후속 열처리 과정에서 활성화되면서 대부분은 실리콘 격자의 위치에 들어가 활성화되고. 그 나머지는 실리콘내의 격자간 산소, 격자간 실리콘. 격자 빈자리와 상호 작용을 하여 2차 결함을 형성한다. 에피택셜 웨이퍼와 p-type웨이퍼에 비소 이온을 고에너지로 주입후 2단계 열처리에 의한 농도분포변화와 핵생성과 결함성장에 관해 실험하였고, 핵생성온도는 $600^{\circ}C$이하이고, 성장에 필요한 온도는 $700^{\circ}C$이상이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.103-103
• /
• 1999

CeO2 는 cubic 구조의 일종인 CeF2 구조를 가지며 격자 상수가 0.541nm로 Si의 격자 상수 0.543nm와 거의 비슷하여 Si과의 부정합도가 0.35%에 불과하여 CeO2를 Si 기판 위에 에피택셜하게 성장시킬 수 있는 가능성이 크다. 따라서 SOI(Silicon-On-Insulator) 구조의 실현을 위하여 Si 기판위에 CeO2를 에피택셜하게 성장시키려는 많은 노력이 있었다. 또한 CeO2 는 열 적으로 대단히 안정된 물질로서 금속/강유전체/반도체 전계효과 트랜지스터(MFSFET : metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이에 완충층으로 사용되어 강유전체의 구성 원자와 Si 원자들간의 상호 확산을 방지함으로써 경계면의 특성을 향상시기키 위해 사용된다. e-beam evaporation와 laser ablation에 의한 Si 기판 위의 CeO2 격자 성장에 관한 많은 보고서가 있다. 이 방법들은 대규모 생산 공정에서 사용하기 어려운 반면 RF-magnetron sputtering은 대규모 반도체 공정에 널리 쓰인다. Sputtering에 의한 Si 기판위의 CeO2 막의 성장에 관한 보고서의 수는 매우 적다. 이 논문에서는 Ce target을 사용한 reactive rf-magnetron sputtering에 의해 Si(100) 과 Si(111) 기판위에 성장된 CeO2 의 구조 및 전기적 특성을 보고하고자 한다. 주요한 증착 변수인 증착 power와 증착온도, Seed Layer Time이 성장막의 결정성에 미치는 영향을 XRD(X-Ray Diffractometry) 분석과 TED(Transmission Electron Diffration) 분석에 의해 연구하였고 CeO2 /Si 구조의 C-V(capacitance-voltage)특성을 분석함으로써 증차된 CeO2 막과 실리콘 기판과의 계면 특성을 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.

• 한국전기전자재료학회논문지
• /
• 제13권2호
• /
• pp.125-130
• /
• 2000

Two step growth of reduced pressure chemical vapor eposition has been successfully developed to achieve in-situ phosphorus-doped silicon epilayers, and the characteristic evolution on their microstructures has been investigated using scanning electron microscopy, transmission electron microscopy, and secondary ion mass spectroscopy. The two step growth, which employs heavily in-situ P doped silicon buffer layer grown at low temperature, proposes crucial advantages in manipulating crystal structures of in-situ phosphorus doped silicon. In particular, our experimental results showed that with annealing of the heavily P doped silicon buffer layers, high-quality epitaxial silicon layers grew on it. the heavily doped phosphorus in buffer layers introduces into native oxide and plays an important role in promoting the dispersion of native oxides. Furthermore, the phosphorus doping concentration remains uniform depth distribution in high quality single crystalline Si films obtained by the two step growth.