• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.338-339
• /
• 2008

현재 PCB (Printed circuit board) 산업은 디스플레이, 모바일 시장의 수요 증가로 인해 활성화 되면서 다앙한 분야로 확대 되어가고 있다. 전자기기의 직접화, 고속파, 사용 주파수 영역의 증가로 인해 수십 GHz 영역에서도 활용이 가능한 소재 및 기판의 필요성이 대두되어 지고 있어 이에 대응할 수 있는 소재 개발도 다양해지고 있다. 본 논문에서는 GHz 영역에서 인쇄회로기판의 회로형태가 특성에 미치는 영향에 대해 연구하였다. 이를위해 패턴도금법과 에칭법으로 회로를 형성하였다. 패턴도금법으로 형성된 시편은 무전해 구리도금 공정을 거친 후 감광성 필름을 이용하여 전해 도금방법을 패턴을 형성하여 회로를 구현하였고, 에칭 패턴 시편은 FR4를 이용하여 동박접합과 도금 공정 후 마스크 패턴을 사용하여 노광, 현상, 에칭 공정을 거쳐 회로를 구성하였다. GHz영역에서 Transmission Line 특성을 분석하였으며 구리 패턴과 절연체사이의 계면형태가 특성에 영향을 주는 것을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.316-316
• /
• 2012

본 연구에서는 Si wafer에 마스크 공정 및 Slit-etching 공정을 적용하여 25 um 피치의 probe unit을 개발하기 위해 Deep Si Etching 장비를 이용하여 식각공정 조건에 따른 특성을 평가하였다. 25 um pitch는 etch 폭의 크기에 따라 3종류로 설계하였으며, 식각공정은 2수준, 4인자 실험계획법에 의해 8회 실험을 수행하였다. 실험계획법에 의해 미니탭을 활용하여 최적조건을 구한 결과 12.5 um etch 폭에서는 가스유량은 200 sccm, 에칭시간 7 sec, 코일 파워 1500W, 에칭 압력은 43.7 mtorr의 조건이 etch 형태 및 profile angle이 목표치에 근접한 결과를 얻었다. 또한 probe pitch를 30~60 um까지 증가시켰을 경우 Etch depth는 증가하였으며, 식각율 또한 증가한 현상을 보였다. 재현성 실험을 위해 위의 최적조건을 이용하여 2회 반복하여 실험한 경우 모든 시편이 목표치에 도달하였다. 이는 미세피치화 되는 프로브 유닛의 기초데이터로 활용될 수 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.141-141
• /
• 2012

고종횡비 10:1 비아를 Si wafer 상에 형성하기 위해 $7{\mu}m$ 직경의 마스크로 포토작업하여 Cr층을 100nm 스퍼터링하여 PR(photo resistor) 대신의 에칭 barrier 막으로 사용하였다. 얼라인, 노광, 현상을 거쳐 Cr에칭, PR 제거후 ICP(inductively coupled plasma) 공정으로 Si deep etching하여 via 직경 $10.16{\mu}m$, 깊이 $102.5{\mu}m$의 고종횡비 비아를 형성하였다. 구리필링도금을 위해서 필수적인 seed layer는 단층 또는 다층의 금속막을 스퍼터링 법으로 형성하였다. 형성된 seed layer 단면을 FE-SEM(Field emission scanning electron microscope)으로 관찰하여 내부에 seed 층의 형성 유무를 확인하였다.

• Journal of the Korean Society of Manufacturing Process Engineers
• /
• v.18 no.2
• /
• pp.38-43
• /
• 2019

Electrochemical etching is a popular process to apply metal patterning in various industries. In this study, the electrochemical etching using a patterned copper layer was proposed to fabricate multilayered structures. The process consists of electrodeposition, laser patterning, and electrochemical etching, and a repetition of this process enables the production of multilayered structures. In the fabrication of a multilayered structure, an etch factor that reflects the etched depth and pattern size should be considered. Hence, the etch factor in the electrochemical etching process using the copper layer was calculated. After the repetition process of electrochemical etching using copper layers, the surface characteristics of the workpiece were analyzed by EDS analysis and surface profilometer. As a result, multilayered structures with various shapes were successfully fabricated via electrochemical etching using copper layers.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.06a
• /
• pp.628-631
• /
• 2003

This study describes a new mastless nano-fabrication technique of Pyrex 7740 glass using the combination of nanomachining by nano-indenter XP and HF wet etching. First, the surface of a Pyrex 7740 glass specimen was machined by using the nano-machining system, which utilizes the mechanism of the nano-indenter XP. Next, the specimen was etched by HF solution. After the etching process, the convex structure or deeper hole is made because of masking or promotion effect of the affected layer generated by nano-machining. On the basis of this interesting fact. some sample structures were fabricated.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.48-48
• /
• 2009

최근 빠른 동작속도와 고 집적도를 얻기 위해 metal oxide semiconductor field effect transistor (MOSFET) 의 크기는 계속 해서 줄어들고 있다. 동시에 게이트의 절연층도 얇아지게 된다. 절연층으로 사용되는 $SiO_2$ 의 두께가 2nm 이하로 얇아 지게 되면 터널링에 의해 누설 전류가 발생하게 된다. 이 문제를 해결하기 위해 $SiO_2$ 를 대체할 고유전체 물질의 연구가 활발하다. 고유전체 물질 중에는 $ZrO_2,\;Al_2O_3,\;HfO_2$ 등이 많이 연구 되어 왔다. 하지만 유전상수 이외에 band gap energy, thermodynamic stability, recrystallization temperature 등의 특성이 좋지 않아 대체 물질로 문제점이 있다. 이를 보안하기 위해 산화물을 합금과 결합시키면 서로의 장점들이 합쳐져 기준들을 만족하는 물질을 만들 수 있고 $HfAlO_3$가 그 중 하나이다. Al를 첨가하는 이유는 문턱전압을 낮추기 위해서다. $HfAlO_3$는 유전상수 18.2, band gap energy 6.5 eV, recrystallization temperature 800 $^{\circ}C$이고 열역학적 특성이 안정적이다. 게이트 절연층은 전극과 기판사이에 적층구조를 이루고 있어 이방성인 드라이 에칭이 필요하고 공정 중 마스크물질과의 선택비가 높아야한다. 본 연구는 $HfAlO_3$박막을 $BCl_3/Ar,\;N_2/BCl_3/Ar$ 유도결합 플라즈마를 이용해 식각했다. 베이스 조건은 RF Power 500 W, DC-bias -100 V, 공정압력 15 mTorr, 기판온도 40 $^{\circ}C$ 이다. 가스비율, RF Power, DC-bias, 공정 압력에 의한 마스크물질과 의 선택비를 알아보았다.

• Journal of Sensor Science and Technology
• /
• v.9 no.3
• /
• pp.177-181
• /
• 2000

The tunneling current is exponentially dependent on the separation gap between a pair of conductors. The detection of displacement can be, therefore, carried out by measurment of a variation in the tunneling current. In this experiment, we fabricated pyramid-type silicon tunneling devices in which a tunneling current flow between a micro-tip and $Si_3N_4$ thin film membrane. A MEMS process was used for the fabrication of the tunneling devices. The micro-tips were formed on Si wafers by undercutting a differently oriented square of $SiO_2$ with KOH. The stiffness of the $Si_3N_4$ films were observed and the model for the stiffness calculation, which is useful in predicting the stiffness even when the stiffness ranges beyond the scope of the normal experimental condition, was suggested.

• Applied Chemistry for Engineering
• /
• v.24 no.5
• /
• pp.562-565
• /
• 2013

The high purity Al foil, which has an enlarged surface area by electrochemical etching process, has been used as an anode for an aluminum electrolytic capacitor. Etch pits are randomly distributed on the surface because of the existence of surface irregularities such as impurity and random nucleation of pits. Even though a large surface area was formed on the tunnel-etched Al, its applications to various fields were limited due to non-uniform tunnel morphologies. In this work, the selective electrochemical etching of aluminum was carried out by using a patterned mask fabricated by photolithographic method. The formation of etch pits with uniform distribution has been demonstrated by the optimization of experimental conditions such as current density and etching solution temperature.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.129-129
• /
• 2006

인쇄회로를 제작하기 위하여 기판상에 에칭 레지스트, 도금막, 절연재료, 솔더 마스크 등을 패터닝 하게 되는데, 일반적으로 이러한 유기체 막들은 대부분 액상이나 고형의 필름 형태로 패턴을 형성하게 된다. 형성된 패턴과 동박과의 접착력 향상이 가장 주요한 문제점 중의 하나이다. 상대적으로 편평한 동박면과 유기체 막과의 접착력을 향상시키기 위해 일반적으로 접촉 면적을 증가시키기 위한 표면개질을 하게 된다. 기계적 브러싱이나 스크러빙에 의해서도 기판상의 동박의 surface topography 를 개선하기 위한 노력이 시도 되고 있지만, 본 연구에서는 microetching 방법에 의해서 화학적으로 동박 표면상에 최대한 요철을 많이 형성하여 에칭 레지스트와 동박 간의 접착력을 증대시키기 위한 연구를 수행하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.179-179
• /
• 2006

산업기술의 고도화에 따른 IT 산업의 급속한 발전으로 각종 전자, 정보통신기기에 대해 더욱 소형화 고성능화를 요구하고 있다. 이와 같은 경향에 따라 더욱 향상된 기능을 가지고 각종 소자 부품의 개발과 동시에 유독 물질 발생이 없는 청정생산기술 개발에 대한 요구가 끊임없이 제기 되어 왔다. 이러한 요구에 부응하여 기술들이 개발되고 있으며 그 중의 하나로 잉크젯 프린팅 기술이 연구되고 있다. 특히 Dod(Drop on Demand) 방식의 잉크젯은 가정용 프린터로 개발되어 널리 보급된 기술이지만, 이 기술을 PCB 제조기술에 전용하면 친환경 생산공정으로 부품 성장밀도를 증대 시킬 수 있다. 기존의 PCB 제조기술은 전극과 신호 패턴을 형성시키기 위하여 노광공정과 에칭공정을 반복적으로 사용하고 있는데, 노광공정에서 쓰이는 마스크와 유틸리티 설비 유지 비용의 문제가 대두되고 있다. 노즐로부터 분사된 잉크 액적들의 집합으로 기판위에 점/선/면의 인쇄이미지를 구현하게 된다. 그러므로 인쇄 해상도는 잉크액적 및 인쇄 방법, 기판과의 상호작용에 크게 의존하게 된다. 잉크 액적과 기판의 상호작용에 영향을 미치는 요소로는 잉크의 물리화학적 물성(밀도, 점도, 표면장력), 잉크 액적의 충돌 조건(액적 지름, 부피, 속도), 그리고 기판의 특성(친수/소수성, Porous/Nonporous, 표면조도 등)을 들 수 있겠다. 우선적으로 노즐을 통과해서 분사되는 액적의 크기에 따라 기판위에 형성되는 라인의 두께 및 폭이 결정된다. 떨어진 액적이 기판위에서 퍼지는 것을 UV 조사를 통한 가경화 과정을 통해서 최종적으로 라인의 투께 및 폭을 조절하려고 한다. 따라서 선폭 $75{\mu}m$의 일정한 미세 배선을 형성시키기 위해 액적 크기 조절과 탄착 resist 액적 표면의 UV 가경화 조건으로 구현하려고 한다. 또한 DPI(Dot Per Inch) 조절을 통한 인쇄로 탄착 resist의 두께 확보 후 에칭시 박리되는 현상을 억제 시키려 한다.