• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.714-723
• /
• 2003

아날로그 IC의 signal swing을 증가시키고 노이즈를 감소시키는 효율적이고 기본적인 방법은 fully-differential 회로를 이용하는 것이다. 하지만 differential-mode 신호처리에 영향을 미치는 common-mode 출력 레벨을 안정되도록 하기 위해서는 common-mode feedback (CMFB)회로가 사용되어야 한다. 본 논문에서는 CMFB 구성과 출력 레벨을 안정되도록 하기 위해 사용되는 에러증폭기 회로들의 설계 방법을 기술하고, 트랜지스터들로만 구성된 효율적인 저 증폭도 에러증폭기론 제안한다. 제안된 에러증폭기는 phase margin 증가 및 differential-mode 입력 신호의 swing 폭을 증가시킨다.

• 한국항해항만학회지
• /
• 제27권2호
• /
• pp.209-215
• /
• 2003

본 논문은 IMT-2000 기지국용 15 Watt Feedforward 선형전력증폭기(Linear Power Amplifier; LPA)의 구현을 위한 에러증폭기를 설계 및 제작하여, 그 성능을 평가하였다. 에러증폭기는 상호 변조 왜곡 신호(Intermodulation Distortion: IMD)만을 검출하기 위한 빼기회로, RF 신호의 세기 및 위상을 제어하기 위한 가변 감쇠기, 가변 위상변환기, 그리고 신호의 증폭을 위한 저전력증폭기, 대전력증폭기로 구성되었다. 이들 구성요소는 RO4350 기판 위에 구현되어, 틴 도금한 알루미늄 기구물 안에 바이어스 회로와 함께 집적하였다. 제작시 RF 회로부의 바이어스 회로에 전원을 공급하기 위하여 내벽에 관통형 커패시터를 삽입하여 DC 전원에 의한 스퓨리어스 성분이 제거되도록 하였다. 제작된 에러증폭기는 45 dB 이상의 이득, $\pm$ 0.66 dB의 이득평탄도, -15 dB 이하의 입력반사 손실 특성을 나타내었다. 또한 성능을 평가하기 위해 Feedforward 방식의 LPA에 적용한 결과 주증폭기의 IM3 성분이 34 dBc에서 61 dBc,개선되었다. 이때 오차루프의 상쇄지수는 약 27 dB, 최종 출력 전력은 15 W로 나타났다.

• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.116-123
• /
• 2000

본 논문에서는 Delay line이 없는 Feedforward loop를 이용한 PCS 중계기용 선형화기룹 설계 및 제작하였다. 기존의 Feedforward 방식을 이용한 Predistortor에서 사용되는 지연 선로(Delay line)를 제거하기 위하여 기존의 선호 루프(Signal loop)의 주 경로에 보조 증폭기를 사용하고 보조 경로에 보조 증폭기와 비슷한 동작시간을 갖 는 혼 변조 증폭기(Inter-modulation am미ifier)를 사용하였다 또한, 주 증폭기를 에러 루프(Error loop)로 옮기 고 그와 비슷한 농작시간을 갖고 에러 선호를 증폭하기 위해서 에러 증폭기(Error amplifier)를 사용하여 지연 선로를 제거하였고 에러 선호를 주 증폭기 출력 단에 인가시켰다, 본 논문의 선형화기는 HP사의 EEsof ADS v ver.l.l을 사용해서 설계하였으며 유전율 3.2 .. 2 두께 0.8mm인 GML 1000 기판에 제작하였다. 측정 결과, 이득 27 d dB이고 $P_{1dB}$ 29 dBm인 주 전력 증폭기에 -7 dBm/tone을 갖는 1.85 GHz와 1.851 GHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 17 dB 개선되었다.

• 한국항행학회논문지
• /
• 제9권2호
• /
• pp.109-120
• /
• 2005

본 논문에서는 MSSI 보상 기법을 채택한 1,200 km의 WDM 전송 시스템에서의 비트 에러율, 수신 감도, 입사 전력 최소 허용치를 증폭기 간격에 따라 수치적으로 살펴보았다. 변조 파형 형식에 관계없이 수신 감도와 입사 전력 최소 허용치 모두 증폭기 간격이 증가할수록 나빠지는 것을 알 수 있었다. 수신 감도 측면에서는 NRZ 전송보다 RZ 전송을 하는 경우 감도를 개선할 수 있었지만 실제 입사 전력 허용치 면에서는 NRZ가 RZ 전송보다 유리한 것을 확인하였다. 아울러 증폭기 간격을 50 km 이하로 해야만 수신 감도와 입사 전력 최소 허용치 모두 분산 계수, 채널 파장, 펌프광 전력에 비교적 영향을 적게 받는 것을 확인할 수 있었다.

• 전자공학회논문지S
• /
• 제36S권5호
• /
• pp.122-131
• /
• 1999

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 본 논문에서는 변조기에 대해서만 언급한다. 모델링을 통해 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였으며, 이를 토대로 연산증폭기, 2비트 ADC 및 DAC 등을 설계·검증하고, 이들을 서로 연결하여 2차 sigma-delta 변조기를 구성하였다. 3비트 ADC의 기준전압을 조절하여 변조기 성능 향상을 도모하였으며, 내부 DAC를 축전기 및 간단한 제어회로로 구성하여 비선형성 에러를 최소화하였다. 설계된 각각의 구성요소들은 모델링에서 정의된 에러 범위를 모두 만족하였으며, 전체 변조기는87㏈의 입력범위와 87㏈의 최대 신호 대 잡음 비를 가졌다.

• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1310-1318
• /
• 1998

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 여기에서는 변조기에 대해 언급한다. 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였다. 이를 위하여 먼저 이상적인 변조기를 모델링하고 다음으로 변조기의 성능을 저하시키는 여러 가지 에러 요인 즉 연산증폭기의 최대 출력 제한, DC 이득, slew rate, 축전기의 불일치에 의한 적분기 이득 에러와 내부 ADC 및 DAC의 에러 등을 이상적인 모델에 적용하여 성능을 검증하였다. 이러한 에러 허용 범위에 대한 조사를 바탕으로 sigma-delta 변조기 설계 시 요구되는 구성 요소의 사양을 결정 할 수 있으며, 제조과정에서 나타나는 에러 성분에 대한 한계를 규정하여 최종 제작될 변조기의 성능을 확신 할 수 있다.

• 한국전자파학회논문지
• /
• 제24권12호
• /
• pp.1205-1214
• /
• 2013

최근 우주에서의 SAR(synthetic aperture radar) 시스템은 영상 해상도와 주파수가 높아지고 있다. 높은 품질의 영상 해상도 일수록 높은 대역폭이 요구되고 RF 구성을 사용하는 광대역 신호 발생기는 매우 복잡해지고 RF 소자의 불균형 성분이 증가한다. 그러므로 이러한 에러를 줄이고 성능을 개선하는것은 매우 중요하다. 본 연구에서, 광대역 신호 발생기의 송신 신호는 위상 잡음, 직교불균형, 비선형 증폭기의 에러 모델이 적용된다. 그리고 광대역 파형 발생기의 가능한 구조들을 정의하고 평가 방법으로 PSLR(peak side lobe ratio)과 ISLR(integrated side lobe ratio)을 측정하였다. 또한, 파형으로부터 진폭과 위상 에러를 추출하고 이차 다항식을 사용하여 비선형 소자에 따른 성능 변화를 검토 하였다. 마지막으로 고출력 증폭기의 비선형 에러를 보상하기 위한 사전왜곡방식을 적용하여 혼변조 성분에 의한 증폭기 출력의 왜곡이 15 dB 감소됨을 확인하였다.

• 전기전자학회논문지
• /
• 제3권2호
• /
• pp.215-220
• /
• 1999

본 논문에서는 feedforward의 주 증폭기 전단에 predistorter를 사용하여 주 증폭기에서 만들어지는 이득과 위상 왜곡을 억제함으로써 넓은 대역에 걸쳐 좋은 IMD를 얻을 수 있도록 하였다. 이때 주 증폭기에서 만들어진 IMD는 저 출력 에러 증폭기의 사용을 가능하게 하므로 선형 전력 증폭기의 전체효율을 개선시킬 수 있다. 제작된 선형 전력 증폭기에서 주 증폭기(출력전력 10W/1톤, 중심 주파수는 850MHz, 2톤 채널 폭은 1MHz)의 IM3는 10.61dBc, predistorter와 feedforward를 결합한 LPA의 IM3는 32.50dBc이므로 약 22dB 개선된 결과를 얻었다. 그리고 주 증폭기의 효율이 30%, predistorter를 사용하지 않는 경우 효율은 20%, 그리고 사용한 경우의 효율이 27.4%이므로 약 7.4%의 개선된 결과를 얻었다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2008년도 추계학술발표논문집
• /
• pp.219-222
• /
• 2008

본 논문에서는 WDM시스템에서 사용될 수 있는 광전치증폭기의 수신감도를 해석하였다. $10^{-9}$의 에러확률에 대하여 FSK전송을 이용하여 비트당 광자수를 계산하여다. 결과로 일반적인 PIN 수신기의 수신감도는 $9.2{\times}10^4$ photon/bit이고, 광전치증폭수신기의 경우는 $7{\times}10^2$의 phton/bit를 갖음을 확인하였다. 또한 FSK전송의 경우에는 표준에러확률인 $10^{-9}$을 유지하기 위해 필요로 하는 비트당 광자의 수를 계산하였는데, 가우시안 근사해석법을 사용한 경우와 정확한 해석법(k자승법)을 이용한 결과 m=30인 경우 k자승법의 경우는 $2.36{\times}10^2$ photon/bit, 가우시안 근사법의 경우에는 $4.01{\times}10^2$ photon/bit을 얻었다. 이를 통해 동일한 BER의 경우에 광전치증폭수신기가 PIN수신기에 비해 우수함을 확인하였다.

• 한국전자파학회논문지
• /
• 제11권8호
• /
• pp.1407-1413
• /
• 2000

본 논문에서는 기지국용 전력 증폭기의 혼 변조 성분들을 극도로 억압하기 위해서 Error feedback 방식을 사용한 Feedforward 선형 전력 증폭기를 설계하였다. 특히, 제안된 선형 전력 증폭기는 기존의 피드백 기술의 단점인 증폭 이득의 손실을 없앤 Error feedback 기술과 Feedforward 기술을 혼합하여 적용하였다. 제안된 선형 전력 증폭기는 HP사의 EEsof ADS ver.1.3을 사용해서 설계.제작하였다. 측정결과, 이득 28 ㏈, P1㏈ 31 ㏈m인 주 전력 증폭기에 -7 ㏈m/tone을 갖는 1850 MHz와 1851.25 MHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 35 ㏈ 개선되었다.