• ETRI Journal
• /
• 제9권1호
• /
• pp.65-73
• /
• 1987

반주문형 설계기술중 게이트 어레이 방식의 주요특징은 빠른 설계 시간, 저렴한 개발비용 및 매크로(macro) 셀 라이브러리 정립의 용이함을 들 수 있다. 이러한 장점을 살려 집적회로 설계를 위한 기술개발과정으로 게이트 어레이 방식의 설계과정 및 그 방법에 대하여 기술하였다. 사용된 공정기술은 $3\mum$ N-well CMOS 이며 이에 대한 설계규칙을 정하여 540 게이트 베이스 어레이를 설계하였다. 실제로 이미 정립된 매크로 셀 라이브러리의 셀들을 이용하여 이 베이스 어레이 상에 1-비트 콘트롤러인 ICU를 게이트 어레이 방식으로 설계함으로써 그 제반특성 및 방법을 검토하였다.

• 수산해양기술연구
• /
• 제26권3호
• /
• pp.295-302
• /
• 1990

본 연구에서는 시스토릭 어레이의 처리요소 수와 주어진 알고리즘을 처리하는 시간 두 평가기준에 대해서 최적의 시스토릭 어레이를 구현하기 위한 자동설계 소프트웨어 패케지를 개발하였다. 알고리즘의 크기에 맞는 시스토릭 어레이는 많은 처리요소를 요구하기 때문에 비효율적이므로 알고리즘을 분할하여 고정된 크기의 시스토릭 어레이로 사상시키는 방법을 이용했다. 시스토릭 어레이 설계과정에서 고려될 수 있는 여러 가지 사항들을 고려하여 처리요소의 통신패스 방향의 수를 줄이고 의존행렬의 열 벡터에서 값이 같은 열 벡터는 단일화하여 의존행렬의 크기를 줄여 발생되는 이용행렬의 수를 크게 줄였다. 따라서 기존의 Moldovan에 의한 방법보다 시스토릭 어레이를 설계하는 시간을 단축시켰으며, 처리요소의 수, 알고리즘의 수행시간, 분할밴드의 수 등을 계산하여 최적의 시스토릭 어레이를 설계했다. 작성된 프로그램에 동적 프로그래밍 알고리즘, QR분해 알고리즘과 행렬곱 알고리즘을 적용하여 각각에 대한 최적의 시스토릭 어레이를 설계하였으며 설계된 어레이의 구성을 CRT에 나타내어 어레이의 형태를 쉽게 인식할 수 있게 했다. 본 연구의 결과는 빠른 응답을 요구하는 신호 처리 및 데이터베이스 등에서 특수회로를 설계할 때 응용 될 수 있다. 그러나 본 연구에서의 시스토릭 어레이는 처리요소들이 분산되어 지역적으로 상호 연결되어 있으므로 한 처리요소가 제대로 동작하지 않으며 전체결과가 잘못된다. 따라서 몇 개의 처리 요소가 동작되지 않을 경우에도 전체 시스템이 정확하게 동작할 수 있는 폴트톨러런스 시스템의 설계가 앞으로의 고려사항이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권4호
• /
• pp.406-419
• /
• 1999

RSA와 같은 공개키 암호시스템(public-key cryptography system)에서는 512 비트 또는 그 이상 큰수의 모듈러 곱셈 연산을 수행하여야한다. 본 논문에서는 Montgomery 알고리즘을 이용하여 모듈러 곱셈을 수행하는 두 가지의 고정-크기 선형 시스톨릭 어레이를 설계하고 분석한다. 제안된 임의의 고정-크기 선형 시스톨릭 어레이와 파이프라인된 고정-크기 선형 시스톨릭 어레이는 최적의 문제-크기 선형 시스톨릭 어레이로부터 LPGS(Locally Parallel Globally Sequential)분할방법을 적용하여 설계한다. VHDL 시뮬레이션 결과, 밴드이 크기를 4로 하여 분할 시 문제-크기 어레이와 비교하면 수행시간의 지연이 없었으며,어레이의 크기도 1/4로 줄일 수 있었다. 제안된 시스톨릭 어레이는 크기에 제한을 갖는 스마트카드 등에 이용될수 있을 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.18-20
• /
• 1999

대용량 데이터의 실시간 처리를 요구하는 멀티미디어 시대에 고성능 입출력을 제공할 수 있는 저장 시스템으로서 디스크 어레이가 보편적으로 사용되고 있다. 비용 효율적인 디스크 어레이가 설계될 수 있도록 디스크 어레이의 성능을 분석할 수 있는 성능 모델의 개발은 중요하다. 큐잉 모델링을 통해서 성능 평가를 할 수 있는 방법으로는 큐잉 이론이나 시뮬레이션을 이용할 수 있다. 디스크 어레이의 병렬 및 병행 처리 특성상 큐잉 이론의 분석적인 방법의 한계성을 인식하고, 본 논문에서는 낮은 수준에서 디스크 어레이 시스템을 추상화한 시뮬레이션 기법을 이요하여 디스크 어레이의 성능 평가를 수행한다. 시뮬레이션을 통해서 산출된 디스크 어레이 요구에 대한 평균 응답 시간, 평균 큐잉 지연, 평균 서비스 시간, 평균 길이 및 디스크 어레이 시스템의 이용률, 처리율 등은 최적화된 디스크 어레이 설계를 위한 시스템의 용량 산정에 활용될 수 있다.

• The Journal of the Acoustical Society of Korea
• /
• 제12권1E호
• /
• pp.39-47
• /
• 1993

2-Dimension IIR 디지털 필터를 시스토릭 어레이 구조로 실현하는 방법을 보였다. 시스토릭 어레이는 1-D IIR 디지털 필터로 부분 실현한 후 종속연결하여 구현하였다. 부분 실현한 시스토릭 어레이의 종속 연결은 신호 지연에 사용되는 요소를 감소 시킨다. 여기서 1-D 시스토릭 어레이는 local communication 접근에 의해 DG를 설계한후 SFG로의 사상을 통해 유도하였다. 유도된 구조는 매우 간단하며, 입력 샘플이 공급되어지면 매 샘플링 기간마다 새로운 출력을 얻는 매우 높은 데이터 처리율을 갖는다. 2-Dimension IIR 디지털 필터를 시스토릭 어레이로 실현함으로써 규칙적이고, modularity, local interconnection, 높은 농기형 다중처리의 특징을 갖기 때문에 VLSI 실현에 매우 적합하다. 또한 PE셀의 승산기 설계에서는 modified Booth's 알고리즘과 Ling's 알고리즘에 기초를 두고 고도의 병렬처리를 행할수 있도록 설계하였다.

• 한국철도학회논문집
• /
• 제14권6호
• /
• pp.477-483
• /
• 2011

본 논문에서는 고속철도 차량의 소음원을 측정 및 분석하는데 활용하기 위한 마이크로폰 어레이를 설계 및 제작하여 그 활용성을 검증하는 연구를 수행하였다. 우선 다수의 마이크로폰에서 측정된 신호를 바탕으로 음원의 위치 및 방사 형태를 구현하는데 널리 사용되고 있는 지연-합 빔형성 방법이 고려되었으며, 빔 패턴에 대한 이론과 가상 음원에 대한 이론이 소개되었다. 또한 고속철도 음원을 도출하기 위한 요구사항에 만족하는 마이크로폰 어레이의 형상을 설계하기 위한 분석을 수행하여 96채널 마이크로폰 어레이 형상을 설계하였다. 설계된 마이크로폰 어레이의 실제 시험을 통해서 성능을 분석하였으며, 300km/h대로 주행하는 고속열차 차량에 적용하여 본 논문에서 구현한 마이크로폰 어레이의 활용가능성을 확인하였다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1997년도 종합학술발표회논문집
• /
• pp.221-231
• /
• 1997

본 논문에서는 고속 멱승을 위한 모듈라 곱셈기를 시스토릭 어레이로 설계한다. Montgomery 알고리듬 및 시스토릭 어레이 구조를 분석하고 공통 피승수 곱셈 개념을 사용한 변형된 Montgomery 알고리듬에 대해 시스토릭 어레이 곱셈기를 설계한다. 제안 곱셈기는 각 처리기 내부 연산을 병렬화 할 수 있고 연산 자체도 간단화 할 수 있어 시스토릭 어레이 하드웨어 구현에 유리하며 기존의 곱셈기를 사용하는 것보다 멱승 전체의 계산을 약 0.4배내지 0.6배로 감소시킬 수 있다.

• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.220-227
• /
• 2002

프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.

• ETRI Journal
• /
• 제11권3호
• /
• pp.73-95
• /
• 1989

본고에서는 최근 각광 받고 있는 ASIC 설계기술에 대해 그 설계과정과 설계방법을 언급하고, ASIC 설계를 위한 기술을 CMOS 게이트 어레이(2um : Double Metal Layer)를 중심으로 타이밍을 고려한 설계기법, 신뢰도를 고려한 설계기법, 테스트를 고려한 설계기법, 최적 설계기법, 페키지 및 베이스 어레이 선택방법 등으로 나누어 제시했다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1095-1097
• /
• 2008

본 논문에서는 먼저 10k(Wp)의 PV 어레이를 설계하는 방법을 제시하고, 설계한 10k(Wp)의 PV 어레이는 최저 및 최고 온도를 고려하여 어레이 시스템을 설계하는 방식으로 인버터의 효율적인 운전이 가능하며 부정합에 의한 손실은 3(%)$\sim$5(%)정도 줄일 수 있다.