• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.150-150
• /
• 2008

고효율 LED를 얻기 위해서는 LED의 내부 양자효율과 외부 양자효율이 높아야 한다. 현재 GaN-Based LED의 내부 양자효율은 결정의 질의 개선 및 이중이종접합 또는 다중양자우물 구조와 같이 활성층의 캐리어 농도를 높이는 접합구조로 설계되어 거의 100%에 가까워졌다. 그러나 외부 양자효율은 반도체 재료의 높은 굴절률로 인하여 외부로 탈출하지 못하고 내부로 전반사 되어 반도체 내부에 갇히게 되는데 이처럼 갇힌 빛은 반도체와 중간 Interface에 TIR(total internal reflection) 또는 반사판에 의해 계속적으로 반사 된다. 그러므로 이를 해결하기 위한 플립칩 구조, 포토닉 크리스탈 등의 여러 가지 방법들이 제시되고 있지만 아직도 더 높은 외부 양자 효율의 개선을 요구하고 있다. 본 연구에서는 새로운 형태의 반사판(Al) 즉 p-GaN과 반사판 사이의 interlayer로 반사판과의 오믹 접촉을 고려한 Embo type의 NiO를 구현하여 반사된 빛의 방향을 내부반사를 줄일 수 있는 방향으로 변화시킴으로써 광 추출 효율의 향상을 기대할 수 있게 되었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.07b
• /
• pp.1011-1013
• /
• 2003

대개의 Nd형 레이저 광소자는 $^4F_{5/2}$의 준위로 펌핑하여 양자효율이 떨어지며, 소모적 열의 발생으로 마이크로칩 레이저의 높은 펌핑 밀도에 의한 열발생을 유도한다. 그러나 $^4F_{5/2}$ 준위로의 직접 펌핑은 소모적 열발생을 획기적으로 줄일 뿐 아니라 이로 인한 레이저 발진 효율의 증가를 가능하게 하였다. Nd:LSB 마이크로칩 레이저의 경우 공진기 구성에 따라 6-11%의 기울기 효율이 상승하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.10 s.352
• /
• pp.126-133
• /
• 2006

This paper describes an AMBA-based IP to perform forward and inverse transform and quantization required in the H.264 video compression standard. The transform and quantization circuit was optimized for area and performance. The AHB wrapper was added to the circuit for the AMBA-based operation. The user of the IP can specify how long the bus may be occupied by the IP and also where the video data are stored in the external memory. The function of the proposed IP based on AMBA Specification was verified on the platform board with Xilinx FPGA and ARM9 processor. We fabricated an MPW chip using $0.25{\mu}m$ standard cells and observed its correct operations on silicon.

• The Science & Technology
• /
• v.30 no.12 s.343
• /
• pp.75-80
• /
• 1997

21세기의 여명과 더불어 컴퓨터의 핵심인 반도체생산기술에는 지각을 뒤흔들 큰 변화가 예고되고 있다. 반도체칩의 선두메이커인 인텔사와 컴퓨터의 '거인' IBM사는 최근 21세기 컴퓨터혁명에 불을 지필 새로운 최첨단기술개발에 성공하는가 하면 현재보다 1만5천배나 많은 1조비트의 정보를 저장할 수 있는 양자구조의 트랜지스터모델도 개발되었다. 또21세기 초에는 탄소원자로 된 나노튜브(수십개의 원자크기 지름의 탄소분자 튜브)가 반도체 소자의 기능을 대신할 수 있는 길이 열릴 것 같다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.5
• /
• pp.335-344
• /
• 2003

The image compression based on discrete wavelet transform has been widely accepted in industry since it shows no block artifacts and provides a better image quality when compressed to low bits per pixel, compared to the traditional JPEG. The coefficients generated by discrete wavelet transform are quantized to reduce the number of code bits to represent them. After quantization, lossless coding processes are usually applied to make further reduction. This paper presents a new and efficient lossless coding algorithm for quantified wavelet coefficients based on the statistical properties of the coefficients. Combined with discrete wavelet transform and quantization processes, our algorithm has been implemented as an image compression chip, using 0.5${\mu}{\textrm}{m}$ standard cells. The experimental results show the efficiency and performance of the resulting chip.

• Journal of Convergence for Information Technology
• /
• v.11 no.9
• /
• pp.124-129
• /
• 2021

A time-interpolation technique has been applied to the conventional FLASH analog-to-digital converter (ADC) to increase a number of quantization level, thus it reduces not only a power dissipation, but also minimize an active chip area. In this work, we demonstrated 5-bit ADC which has 31 quantization levels consisting of 16 conventional voltage-mode comparators and 15 time-mode comparators. As a result, we have achieved about 48.4% voltage-mode comparator reductions. The ADC is fabricated in a 14nm fin Field-effect transistor (FinFET) process with an active die area of 0.0024 mm2 while consuming 0.82 mW through a 0.8 V supply. At 400-MS/s conversion rate, the ADC performs 28.03 dB SNDR (4.36 ENOB) at 21MHz input frequency.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.8C
• /
• pp.1113-1124
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel fur the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit of a field synchronized with the A/D converter. The implemented H/W used the 69%(16980) LAB(Logic Array Block) and 9%(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation of 60 fields/sec(30 frames/sec).

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2021.10a
• /
• pp.140-142
• /
• 2021

Mobile communication technology after 5th generation requires high speed, hyper-connection, and low latency communication. In order to meet technical requirements for secure hyper-connectivity, low-spec IoT devices that are considered the end of IoT services must also be able to provide the same level of security as high-spec servers. For the purpose of performing these security functions, it is required for cryptographic keys to have the necessary degree of stability in cryptographic algorithms. Cryptographic keys are usually generated from cryptographic random number generators. At this time, good noise sources are needed to generate random numbers, and hardware random number generators such as TRNG are used because it is difficult for the low-spec device environment to obtain sufficient noise sources. In this paper we used the chip which is based on quantum characteristics where the decay of radioactive isotopes is unpredictable, and we presented a variety of methods (TRNG) obtaining an entropy source in the form of binary-bit series. In addition, we conducted the NIST SP 800-90B test for the entropy of output values generated by each TRNG to compare the amount of entropy with each method.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.05a
• /
• pp.84-88
• /
• 2005

본 연구에서는 백색광원용 조명램프에 필요한 고밀도로 집적된 LED 어레이를 제작하기 위하여 반도체제조 공정에 필요한 포토마스크를 AutoCAD 상에서 설계하였으며 레이저 리소그래피 장비를 이용하여 포토마스크를 제작하였다. 웨이퍼상에 LED칩을 개별적으로 제작한 후 이들을 직렬 및 병렬로 금속배선하여 연결하였다. 특히 AutoCAD로 각 공정의 포토마스크 패턴을 설계 작업한 후 DWG 파일을 DXF 파일로 변환하여 레이저빔으로 스캔닝하였다. 이를 소다라임 유리판 위에 크롬을 증착한 후 각 패턴에 맞추어 식각 함으로써 포토마스크를 제작하였다. 또한 2인치 InGaN/GaN 다중 양자우물구조의 광소자용 에피박막이 증착된 사파이어 웨이퍼에 포토마스크를 활용하여 반도체 제조공정을 수행하였으며, 금속배선된 백색LED램프를 제작하였다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.08a
• /
• pp.77-80
• /
• 2000

본 논문은 IEEE 802.11a에 의해 규정되어진 데이터 율 12Mbps, 부호화 율 1/2, 구속장이 7인 무선LAN용 비터비 디코더를 설계하고 구현한다. 구현에 앞서 각 구속장에 따른 전달함수를 구하여 각 구속장 별 first event 에러 확률과 비트 에러 확률을 구한다. 4bit연성판정을 위해 입력 심볼을 16단계로 양자화 하였으며 역 추적을 위한 방식으로 메모리를 사용하는 대신 새로운 알고리듬을 적용한 레지스터 교환방식을 사용함으로써 majority voting을 가능하도록 하였다 고속의 데이터를 처리하기 위해 병렬구조를 갖는 설계를 FPGA 칩을 사용하여 구현하였고 AWGN 환경 하에서 성능검증을 하였다.