• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1820-1822
• /
• 2001

광파이버 패브리페로 간섭계에서 동작영역을 넓히기 위해 공진기의 길이를 1mm보다 짧은 초소형 간섭계를 구성하고자 하였을 경우, 광출력의 위상변화에 대한 감도가 낮아 전달함수로부터 변화된 위상을 복원하는 과정이 까다로워진다. 이러한 신호복원 과정에는 대부분 신호잡음비를 높여주는 신호처리 수단을 포함하게 되므로 간섭계가 겪은 위상변화를 보다 높은 신뢰성으로 검출하고자 할 때 어떠한 신호처리 방법이 적절한가하는 선택의 문제가 발생된다. 이는 각각의 신호처리방법이 장단점을 가지므로 응용목적에 따른 trade-off가 필요하기 때문이다. 본 연구에서는 참조 간섭계와 센서 간섭계 간의 correlation으로부터 위상을 검출하여 시스템의 잡음을 common mode 잡음으로 처리할 수 있었으며, 디지털 신호처리기법을 응용하여 짧은 공진기로 구성된 센서 간섭계의 위상변화분을 보다 안정적으로 검출하게 되었다.

• 기계저널
• /
• 제28권2호
• /
• pp.169-174
• /
• 1988

신호처리 및 해석에 대한 교육효과를 증대시키기 위해서는 응용사례의 발굴, 프로젝트 개발, P C를 이용한 그래픽스 교육도 이루어져야 하며, 스펙트럼 분석기술 이외에 시간영역 파라미터 모형에 의한 신호해석기법〔예를 들어 자동회귀-이동평균(ARMA)등의 시계열 모형화〕도 최근 에는 실시간 응용의 가능성이 높아지는 추세에 있으므로 PC를 이용한 신호처리 및 해석 교육에 반영하는 것이 바람직하다.

• ETRI Journal
• /
• 제14권2호
• /
• pp.48-57
• /
• 1992

본고에서는 동기식 전송신호인 STM-N(Synchronous Transport Module-Level N) 의 형성을 위한 동기식 다중방식에 대해 개관하고, 초고속 STM-N 신호처리에 필수적으로 요구되는 프레이밍 및 스크램블링을 보다 저속에서 처리할 수 있는 병렬신호처리 알고리즘과 이의 구현기법에 대해 기술한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.2846-2848
• /
• 1999

본 논문의 목적은 측정된 뇌자도 신호의 잡음제거 및 분석을 목적으로 하는 뇌자도 신호처리 시스템의 개발이다. 뇌자도 신호의 크기는 매우 작고 외부 노이즈 환경에 민감하게 반응하기 때문에 다양한 신호처리 기법을 이용하여 뇌자도 신호의 신뢰성을 높이는 것이 중요하다. 본 논문에서는 40채널 SQUID 시스템을 이용하여 뇌에서 발생하는 자기 신호를 측정하고, 측정된 데이터에 존재하는 노이즈 성분을 선형필터와SQUID 시스템의 레퍼런스 채널을 이용하여 제거하며, 이를 분석하는 뇌자도 신호처리 시스템을 개발하였다. 실제로 청각자극을 이용하여 뇌자도 신호를 측정, 분석 함으로써 개발된 뇌자도 신호처리 시스템의 신뢰성을 확인하였다. 또한 측정한 뇌자도 신호에서 주파수 대역에 따른 뇌자도 신호의 분포를 Map으로 구성하였으며, dipole source의 위치를 표시하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.947-950
• /
• 2000

디지털 데이터 처리 및 전송과 함께 방대한 양의 디지털 데이터에 대한 저장 시스템의 용량 증가를 위한 신호처리 기법에 대해 관심이 날로 증가하고 있는 가운데, 다양한 기록 시스템에 대하여 고안된 여러 가지 채널 코딩 및 신호 검출 알고리즘을 분석, 검증하기 위한 시뮬레이터를 하드웨어적으로 구현하였다. 본 시뮬레이터는 광 기록 저장 채널에 대한 신호처리 시뮬레이션프로그램을 토대로 디지털 신호처리 프로세서(DSP)를 이용하여 RLL 변조 코드에 대한 인코더/디코더 및 채널을 통과한 데이터에 대해 심볼간 간섭을 제거하기 위한 등화기와 등화된 채널 출력 신호로부터 전송된 데이터를 결정하기 위한 여러 가지 신호 검출기를 설계하여 채널을 통과하기 전의 원본 데이터와 통과후의 출력 값에 대한 에러율을 분석, 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.849-852
• /
• 2001

본 눈문에서는 뒤틀림, 응력, 압력[1], 토크, 가속도 등의 물리적인 동적 현상을 측정하여 수집된 데이터를 처리하기 위한 신호처리(Signal Processins) 기능이 결합되어 넓은 용도로 활용할 수 있는 센서 신호 수집 시스템을 구현하였다. 구현된 시스템은 data acquisition board 의 하드웨어와 소프트웨어로 나누어 볼 수 있다. 하드웨어의 구성은 아날로그부, 디지털부, 그리고 시스템 인터페이스 처리부로 되어 있다. 아날로그부에서는 센서신호를 받아서, PGA (Programmable Gain Amplifier)[2]와 Op-Amp를 사용하여 signal conditioning 처리하여 8차 Lowpass Filter 로 보낸다. Filtering 된 신호는 ADC (Analog to Digital Converter) 가 내장되어 있는 PIC(3) microcontroller로 보내져 AD변환과 디지털 신호 처리를 한다. 처리된 신호는 RS232 인터페이스를 통해 호스트 컴퓨터로 보내 사용자가 분석할 수 있도록 한다. 또한 LCD display 실시간으로 확인, 분석할 수 있으며 동시에analog output에서 센서신호의 특징을 분석 할 수 있도록 한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.687-690
• /
• 2004

본 논문에서는 음란유해콘텐츠를 기술적으로 차단하기 위해 신호처리 기법에 기반한 방법을 제안하고자 한다. 지금까지의 기술적인 방법 등이 목록기반과 단어기반에 기초한 방법이기 때문에 음란콘텐츠가 제대로 차단이 되지 않은 경우가 많았다. 이를 위해 본 논문에서는 신호처리에 기반하여 음란 유해 콘텐츠를 차단하는 방법을 제안하고자 한다. 끝으로 실험에 의해 제안한 방법의 유용성을 입증하고자 한다.

• 한국통신학회논문지
• /
• 제33권6C호
• /
• pp.498-504
• /
• 2008

본 논문에서는 OFDM 통신 시스템을 위한 효율적인 신호처리 하드웨어 플랫폼을 제안한다. 하드웨어 플랫폼은 신호처리자원으로 한 개의 FPGA와 8,000 MIPS의 성능을 갖는 두 개의 DSP 프로세서를 내장하고 있으며, 최대 125 MHz의 샘플링 속도를 지원하는 두 채널의 AD와 DA 변환기를 내장하고 있다. 또한, 유연한 데이터 버스 구조로 설계되어 OFDM 통신 시스템을 위한 다양한 신호처리 알고리즘을 하드웨어로 구현하여 실험적으로 검증할 수 있다. 개발된 신호처리 하드웨어 플랫폼을 이용하여 IEEE 802.16 OFDM 소프트웨어 모뎀을 실시간 처리 가능하도록 구현하여, 개발된 신호처리 하드웨어 플랫폼의 효율성을 검증하였다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1797-1803
• /
• 1997

공통선 신호방식에서 메시지처리기능은 다량의 신호트래픽을 전달지연이 없이 신호망내의 착신점으로 루팅하기 위한 기능으로써 실시간 처리가 가능 하여야 하며 데이타통신 서비스, 영상정보 서비스등 계속적으로 발생하는 다량의 트래픽에 대하여 그 처리능력이 탁월해야 한다. 본 논문에서는 다중 분산 메시지처리기 구조에서 실시간, 다량의 트래픽 처리를 위한 루팅기법을 제시하였다. 루팅은 신호링크선택코드를 이용하여 다수의 분산 메시지 처리기로 트래픽을 균등 분산하기 위한 시스템 내부 분산 루팅 기법과 신호망에서 다수의 신호루트로 신호트래픽을 분산 루팅하는 신호망 분산 루팅 기법으로 분류하였다. 이러한 루팅 기법을 적용함으로써 가용 신호루트의 고장, 비가용 신호루트의 복구와 같은 신호루트의 이상이 발생시 신호루트선택코드를 변경함으로서 신호트래픽의 효율적 루팅을 가능하게 하였다.

• 전자공학회논문지 IE
• /
• 제47권4호
• /
• pp.18-27
• /
• 2010

본 논문은 회전체의 진동 데이터를 효율적으로 획득하기 위해 데이터 획득 시스템을 설계하였다. 데이터획득 장치는 필터와 증폭기로 구성한 아날로그 로직과 ADC와 DSP, FPGA, FIFO 메모리를 갖고 있는 디지털로직으로 구성하였다. 센서로부터 회전체의 진동신호는 아날로그 로직을 통과하여 FPGA에 의해 제어되고, 그 신호는 ADC를 통해 변환되고 FIFO 메모리에 저장하였다. 디지털 선호 처리는 FPGA 제어어의해서 FIFO 메모리에 들어온 데이터를 이용하여 DPS에서 신호처리를 수행할 수 있도록 구성하였다. 회전체 진동을 진단 및 분석하기 위한 진동 요소는 데이터 선호로서 실수 변환, Peak to Peak, 평균 값 산출, GAP, 디지털 필터, FFT 둥을 DSP에서 처리하고 설정된 이벤트를 추적하며, 그 결과 값을 도출하여 조기 경보 구축하였다 묘든 신호처리 과정 및 이벤트 추적은 여러 분석 단계 의해서 처리 시간이 소요되며, 특정 이벤트에 따라 처리 소요 시간에도 변동이 발생한다. 데이터 획득 및 처리는 연속적으로 실시간 분석을 수행해야 하지만, DSP에서는 입력된 신호를 처리하는 동안에 입력된 이후의 데이터에서 다음 입력처리 시간동안 획득한 데이터는 처리 될 수 없고, 특히 다수의 채널에서는 더 많은 데이터 손실이 일어날 수 있다. 따라서 본 논문에서는 데이터 손실이 적고 빠른 처리를 위하여 DPS와 FPGA을 효과적인 사용하였고, 이러한 여러 분석 단계 신호처리에서 발생되는 시간을 최소한으로 줄일 수 있는 방법으로 DSP에서 처리되는 신호단계 중 일부를 FPGA에서 처리할 수 있도록 설계 하였고 그리고 단일의 신호 처리에 의해 수행되는 분석 단계를 병렬 처리로 데이터를 실시간으로 처리하였다. 그 결과로 DSP 만으로 구성된 신호처리 보다 DSP와 FPGA로 구성된 시스템이 훨씬 빠르고 안정된 신호 처리 방법을 제시하였다.