

광 기록 저장 시스템에 대한 디지털 신호처리 시뮬레이터 구현

김민철, 이재진
동국대학교 전자공학과

Implementation of the Digital Signal Processing Simulator for Optical Data Storage Systems

Minchul Kim, Jaejin Lee
Dept. of Electronic Eng., Dongguk University

yongary9@dgu.ac.kr, zlee@dgu.ac.kr

요 약

디지털 데이터 처리 및 전송과 함께 방대한 양의 디지털 데이터에 대한 저장 시스템의 용량 증가를 위한 신호처리 기법에 대해 관심이 날로 증가하고 있는 가운데, 다양한 기록 시스템에 대하여 고안된 여러 가지 채널 코딩 및 신호 검출 알고리즘을 분석, 검증하기 위한 시뮬레이터를 하드웨어적으로 구현하였다. 본 시뮬레이터는 광 기록 저장 채널에 대한 신호처리 시뮬레이션 프로그램을 토대로 디지털 신호처리 프로세서(DSP)를 이용하여 RLL 변조 코드에 대한 인코더/디코더 및 채널을 통과한 데이터에 대해 심볼간 간섭을 제거하기 위한 등화기와 등화된 채널 출력 신호로부터 전송된 데이터를 결정하기 위한 여러 가지 신호 검출기를 설계하여 채널을 통과하기 전의 원본 데이터와 통과후의 출력 값에 대한 에러율을 분석, 검증하였다.

I. 서론

다양한 형태의 정보들에 대한 수요가 급속히 증가함에 따라, 개개인이 처리하고자 하는 정보량 역시 매우 빠른 속도로 증가하고 있다. 처리해야 하는 정보량이 급속히 증가하고 있기 때문에, 초고용량의 정보 저장 매체 개발에 대한 연구가 활발히 진행되고 있다. 기존에는 정보 저장 매체로서 비교적 가격이 저렴한 자기

기록 매체가 많이 사용되었지만, 이제 그 물성상의 한계에 의하여 용량의 한계점에 거의 도달한 상태이다. 이러한 상황에서 그 대안으로 각광받고 있는 것이 광 디스크를 이용한 저장 매체들이다.

광 기록 저장 장치 시스템의 정보 저장 용량의 증가를 위하여 사용되는 디지털 신호 처리 기술들 중 가장 대표적인 것이 이미 고밀도 자기 기록 매체에서 사용되어 그 성능이 검증된 PRML(Partial Response Maximum Likelihood) 기술이다[1]. 이 밖에도 DFE (Decision Feedback Equalization)나 DFE에 ML 검출 방식을 결합한 FDTS/DF(Fixed Delay Tree Search with Decision Feedback)과 같은 신호 처리 기술들에 대한 연구도 활발히 진행중이다[2].

본 논문에서는 Texas Instrument사의 범용 DSP 프로세서인 TMS320C31을 이용하여 광 기록 저장 장치에 사용되는 신호 처리 Simulator를 그림 1과 같이 구현하였다. (1,7) RLL 부호기와 광 채널, 그리고 가우시안 채널은 PC에서 구현하였고, 32bit 128Kword의 용량의 메모리를 추가하여 PC에서 처리된 데이터를 이 외부 메모리에 저장하여 DSP에서 PRML, DFE를 동작하게 하여, PC에서 simulation한 결과와 비교하였다.

본 논문의 전반적인 내용은 2장에서는 광 기록 저장 장치 시스템에 대해 설명하였고, 3장에서는 구현한 시스템에 대한 설명을 그리고 4장에서는 구현된 시스템의




그림 1. 광 기록 저장장치 시스템

실험 결과를 설명하였다. 마지막으로 모든 결론을 정리하여 5장에 요약하였다.

II. 광 기록 저장장치 시스템

1. 변조 코드

변조 코드란 임의의 데이터를 채널에 맞는 데이터로 대응시키는 것을 의미한다. 변조 코드의 표현은 일반적으로 (d, k) 와 같은 형태로 표현한다. (d, k) 코드란 임의의 데이터를 1사이에 최소 d 개의 0이, 최대 k 개의 0이 포함된 데이터로 대응시키는 코드를 의미한다. 런 길이 제한 코드를 사용하는 주목적은 채널에서 야기되는 인접 심벌간의 간섭을 제거하기 위함이다.

이 시스템에서 사용되는 변조 코드는 부호율이 2/3인 $(1, 7)$ 코드를 사용하였고, 표 1과 같이 기본적으로 2비트의 데이터를 받아 3비트로 부호화하고, 런 길이 제한의 조건을 만족하기 위해 표 2와 같이 앞의 2비트를 비교하여 부호화 한다.

2. 광 기록 시스템에서의 재생과정

이론적인 광 기록 저장 시스템의 채널 모델을 유도하기 위하여 먼저 전체 광학 시스템의 신호 재생 과정이 선형이라고 가정한다. 그리고 재생 신호의 검출 신호의 크기를 Gaussian함수의 형태로 표현할 수 있다고 가정한다. 이와 같은 가정들을 통하여 검출된 재생 신호는 디스크에 기록된 정보 열과 Gaussian 펄스모양들의 곱으로 다음과 같이 표현할 수 있다.

$$f(t) = \frac{2}{t_0\sqrt{\pi}} \exp\left[-\left(\frac{2t}{t_0}\right)^2\right] \quad (1)$$

표 1. 기본 $(1, 7)$ 코드 테이블

Data	Code
00	101
01	100
10	001
11	010

표 2. 보조 $(1, 7)$ 코드 테이블

Data	Code
00.00	101.000
00.01	100.000
10.00	001.000
10.01	010.000

이진 정보 신호 열은 Bit구간 'T'의 폭을 갖는 구형파 $c(t)$ 열로 표현한다. 구형파로 표현된 이진 신호 열은 식 2와 같이 채널의 임펄스 응답 $f(t)$ 와 컨볼루션되어 광 검출기의 재생 신호로서 검출되어진다.

$$h(t) = c(t) * f(t) \quad (2)$$

심벌간 간섭의 정도는 Bit 구간 T와 채널의 임펄스 응답의 영역 범위를 나타내는 t_0 의 비 S에 의하여 결정된다. 즉, $S = t_0/T$ 이다. 일반적으로 S를 normalized information density라고 하고, 근사한 채널 임펄스 응답 $f(t)$ 를 이 normalized information density S를 이용하여 다시 정리하면 다음과 같이 나타낼 수 있다.

$$f(t) = \frac{2}{ST\sqrt{\pi}} \exp\left[-\left(\frac{2t}{ST}\right)^2\right] \quad (3)$$

3. 부분 응답 최대 유사도(PRML) 검출기

PRML은 선형동화기와 비터비 검출기와 연결된 형태의 검출기로서 채널 출력 값을 선형동화기를 이용해 부분 응답 다항식의 신호로 근사화한 후 부분 응답 다항식에 맞는 트렐리스를 이용하여 데이터를 검출하는 방법이다. 이 방법은 비터비 알고리즘을 바탕으로 하기 때문에 신뢰할 수 있는 성능을 갖는 반면 복잡성이 기타의 검출 방법 보다 크다. 채널의 밀도가 증가할수록 고차의 부분 응답 다항식이 필요하기 때문에 검출기의 복잡성은 더욱 더 커진다. PRML의 구조는 그림 2와 같다.

4. 결정 궤환 등화기(Decision Feedback Equalizer)

결정 궤환 등화기[3]는 인접 심벌간 간섭의 꼬리 부분을 전방 필터에서 제거하기보다는 결정된 값에 의하여 활성화된 궤환 필터에 의하여 제거된다. 이러한 제거는 잡음 강조 현상을 피할 수 있지만, 잘못된 결정은 궤환 필터를 통하여 다음의 결정 순간에 오류를 발생시킬 수 있다는 단점과 등화기 결정단이 2레벨 검출기로 되어 있기 때문에 모든 부분 응답 다항식에 적용할 수 없다는 단점이 있다. 결정 궤환 등화기의 구조는 아




그림 2. PRML 구조




그림 3. DFE 구조

래 그림 3과 같다.

III. 시뮬레이터 구현

구현된 시뮬레이터는 크게 두 가지 부분으로 나눌 수 있는데 먼저 PC에서 RLL 부호기와 광 기록 채널 그리고 가우시안 잡음까지 처리하고, 이 처리된 데이터를 DSK(DSP Starter Kit)와 연결된 포트를 이용하여 외부 확장 메모리에 저장한 후 이 저장된 값을 가지고 위에서 설명한 여러 검출과정을 DSP가 처리한다.

TMS320C31 DSK보드에 내장된 램 외에 access 속도가 15ns인 외부 확장 램을 연결하여 메모리 용량을 늘렸다. 이 때 사용된 SRAM은 삼성 KM681000 모델로 128K×8bit 용량을 갖는다. 따라서 4개를 병렬로 연결하여 32bit×128K 용량을 갖도록 확장하였다. 그리고 외부 확장 램을 제어하기 위해 GAL22V10을 이용하여 어드레스를 디코딩 하였다. GAL에서 램 어드레스는 0x820000h번지로 지정하였고, /WR와 /RD 신호 역시 GAL을 통해 입출력 제어를 하였으며, 이 때 외부 메모리 영역이므로 /STRB신호와 조합하였다. 사용된 SRAM은 고속으로 동작하므로 0 wait-state로 동작할 수 있다. 구현한 Simulator의 구조를 그림 4에 나타냈다.

IV. 실험 결과

데이터를 d=1, k=7인 RLL code를 이용하여 변조한 후 채널 밀도 S가 4.6(4.7GB)일 때의 PRML, DFE에 대한 성능을 PC simulation의 결과와 구현한 simulator의 결과를 비교하였다.






그림 4. 구현한 Simulator 시스템

1) PRML (PR = 1,2,2,2,1)



2) DFE



V. 결 론

본 논문에서는 구현한 Hardware Simulator를 이용하고 밀도 광 기록 저장장치에 대해서 (1,7) 코드를 사용하여 채널밀도 4.6에 대해서 PRML과 DFE의 성능을 비교하였다. PRML의 경우 4차 부분다항식 PR (1,2,2,2,1)에 대해서[4] PC Simulation의 결과와 비슷한 성능을 나타냈고, DFE의 경우도 비슷한 성능을 나타내어 Simulator의 성능을 검증하였다. 이로서 광 기록 저장장치에서 사용할 수 있는 검출기를 DSP를 이용하여 구현할 수 있다는 것을 제시하였다.

참 고 문 헌

- [1] R. Cideciyan, F. Dolivo, R. Hermann, W. Hirt, and W. Schott, "A PRML system for digital magnetic recording," IEEE Journal on Selected Areas in Communications, pp.38-56, Jan. 1992.
- [2] Steven W. McLaughlin, "Shedding Light on the Future of SP for Optical Recording," IEEE Signal Processing Magazine, pp.83-94, July 1998.
- [3] Jan W. M. Bergmans, "Density Improvements in digital Magnetic Recording by Decision Feedback Equalization", IEEE trans on magnetics, vol MAG-22, No 3, pp.157-162, May 1986
- [4] 이주현, 이재진 "광 기록 시스템을 위한 부분 응답 신호" 신호처리 합동 학술대회 게재 예정, Sep 2000
- [5] Texas Instrumentms "TMS320C3x User's Guide", 1997