• Journal of the Korea Society of Computer and Information
• /
• v.27 no.5
• /
• pp.101-107
• /
• 2022

Modeling and simulation is a technique used for operational verification, performance analysis, operational optimization, and prediction of target systems. Discrete Event System Specification (DEVS) of this representative technology defines models with a strict formalism and stratifies the structures between the models. When the atomic DEVS models operate with an intention different the target system, the simulation may lead to erroneous decision-making. However, most DEVS systems have the exclusion of the model test or provision of the manual test, so developers spend a lot of time verifying the atomic models. In this paper, we propose a script-based automated test system for accurate and fast validation of atomic models in Python-based DEVS. The proposed system uses both the existing method of manual testing and the new method of the script-based testing. As Experimental results in our system, the script-based test method was executed within 24 millisecond when the script was executed 10 times consecutively. Thus, the proposed system guarantees a fast verification time of the atomic models in our script-based test and improves the reusability of the test script.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2022.11a
• /
• pp.263-264
• /
• 2022

전 세계적으로 자율운항선박 관련 연구가 활발히 수행되고 있으며, 자율운항선박 관련 개발 기술에 대한 시험평가 기술의 개발도 그 필요성이 부각되고 있다. 이와 같은 자율운항선박 관련 개발 기술에 대한 시험평가와 관련하여 현재 다부처사업으로 진행 중인 자율운항선박 기술개발사업에서는 자율운항선박에 탑재되는 장비 또는 알고리즘의 성능을 검증하기 위한 플랫폼으로 시뮬레이션 기반 테스트베드(Simulation-based testbed for autonomous ship, S-TAS)를 개발하고 있다. 본 연구에서는 시뮬레이션 기반 테스트베드의 활용을 위하여 자율운항시스템 구성요소 중 안전운항시스템과 경제운항시스템을 검증하기 위한 시뮬레이션 기반 시나리오 운용기능을 설계하였으며, 향후 개발되는 자율운항시스템을 위한 시나리오 운용 기술의 개발 및 연구를 수행할 예정이다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.40-42
• /
• 2004

규모가 방대한 네트워크 상에서 네트워크의 침입과 방어의 효과와 유용성을 알아보기 위해. 실존하는 네트워크 상에서 직접 침입과 방어를 테스트하는 것은 많은 노력과 비용이 든다. 이와 같은 문제점을 극복하기 위해 인터넷 침입의 표현에 필요한 DNS Service를 포함한 네트워크 침입 시뮬레이션을 하기 위한 SSFNet 확장 연구가 진행되었다. 본 연구는 SSFNet에 새로이 추가된 DNS Service 모듈을 이전 연구에서 만들어진 모듈들과 함께 대규모 네트워크 환경에서 네트워크 침입 시뮬레이션을 테스트 하였다. 본 시뮬레이션에서는 1770개 노드로 구성된 네트워크에서 Http 서비스와 DNS 서비스를 제공하는 호스트들을 설정하고, 해당 서비스가 원활히 진행되는지를 살펴보았다.

• Journal of Game and Entertainment
• /
• v.1 no.1
• /
• pp.1-7
• /
• 2005

Beta-test is a essential step to verify a online-game developing. Through beta-test, we can find out some problems related to game-balancing, game-play, user behaviors and so on. And the game developing can be modified to make up a weak-point. However, a beta-test in online game development is a very time consuming and heavy expense work. Therefore, in this study, the simulation model for growth-balancing and battle among characters was proposed in order to reduce the duration and cost for beta-test. And it was applied to Travia online game successfully.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1054-1056
• /
• 2015

소프트웨어 테스트를 수행하는 조직에서 근무한 경험으로는 일반적으로 소프트웨어 개발 조직에서 수행하는 테스트는 소스코드의 오류를 찾는 수준이었다. 짧은 개발 기간 내에 기능이 수행되는 제품을 개발해야하기 때문에 기능이 수행되기만 하는 제품을 개발할 뿐이었다. 테스트가 올바르게 수행되지 않은 제품은 무수히 많은 잠재적 결함을 갖게 된다. 본 논문에서는 개발 완료된 전술 시뮬레이션 소프트웨어를 대상으로 ISO/IEC 9126 기반의 소프트웨어 테스트를 통해 잠재적 결함을 확인하고, 품질 향상을 위한 반복적인 회귀 테스트를 통해 품질 향상을 이룬 사례를 기술한다.

• ICROS
• /
• v.21 no.3
• /
• pp.25-34
• /
• 2015

철강산업의 플랜트 엔지니어링에서 투자비와 공기를 저감하기 위해 Virtual Factory 기술 적용이 확대되고 있다. Virtual Factory 기술은 엔지니어링 프로세스의 설계 및 제작 단계에서 설비 간섭, 분해, 설치, 검증 등 기계 요소를 테스트하고, 시운전, 운영 및 유지보수 단계에서 제어 프로그램 검증, 운전 훈련 등 제어 요소를 테스트하기 위하여 컴퓨터 기반의 가상 플랜트를 구성하여 시뮬레이션을 수행하는 기술이다. 본 논문에서는 제어 요소 테스트를 위한 시뮬레이션 기술로서 가상 시운전 시스템과 가상 훈련 시스템의 기술 및 개발 동향을 소개한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2015.07a
• /
• pp.5-8
• /
• 2015

소프트웨어의 작동 중에 중대한 고장 없이 유연하게 대처할 수 있는 성질은 견고성이라 불리며 임베디드 소프트웨어에서 중요하게 여겨진다. 본 논문에서는 개발 중인 임베디드 소프트웨어의 견고성을 조기에 검증하기 위하여, 실물 시스템을 이용한 테스트가 갖는 물리적 한계를 극복할 수 있는 Software-in-the-Loop 시뮬레이션을 이용하여 개발 중인 PC에 견고성 테스팅 환경을 갖추는 방법을 제시한다. 제시한 방법은 소프트웨어의 견고성을 표현할 수 있게끔 만드는 테스트 케이스를 생성하고, 가상 시뮬레이션 환경을 구성하여 테스트 케이스를 실행함으로써 소프트웨어의 견고성을 객관적인 수치의 형태로 나타내는 방법을 보인다.

• Journal of Astronomy and Space Sciences
• /
• v.26 no.1
• /
• pp.99-110
• /
• 2009

The main purpose of the current research is to developments a real-time Hardware In-the-Loop (HIL) simulation testbed for the satellite formation flying navigation and orbit control. The HIL simulation testbed is integrated for demonstrations and evaluations of navigation and orbit control algorithms. The HIL simulation testbed is composed of Environment computer, GPS simulator, Flight computer and Visualization computer system. GPS measurements are generated by a SPIRENT GSS6560 multi-channel RF simulator to produce pseudorange, carrier phase measurements. The measurement date are transferred to Satrec Intiative space borne GPS receiver and exchanged by the flight computer system and subsequently processed in a navigation filter to generate relative or absolute state estimates. These results are fed into control algorithm to generate orbit controls required to maintain the formation. These maneuvers are informed to environment computer system to build a close simulation loop. In this paper, the overall design of the HIL simulation testbed for the satellite formation flying navigation and control is presented. Each component of the testbed is then described. Finally, a LEO formation navigation and control simulation is demonstrated by using virtual scenario.

• Electronics and Telecommunications Trends
• /
• v.3 no.3
• /
• pp.76-84
• /
• 1988

자동적으로 테스트 패턴을 생성하는 방법에는 랜덤 패턴을 이용한 고장 시뮬레이션 기법과 알고리즘적인 테스트 생성 기법이 있다. 본고에서는 알고리즘적인 테스트 생성 기법에 대해서 지금까지 발표된 알고리즘을 위주로 하여 이들에 대한 연구동향 및 최근의 연구 사례에 대해서 기술한다.

• KSCI Review
• /
• v.2 no.1
• /
• pp.121-129
• /
• 1995

Fault simulation of logic circuits is an important part of the test-generation process. It is used for the propose of generation fault dictionaries or for the verification of the adequacy of tests. In this paper, a backtrace fault simulation is proposed to test generation. This is consists of 3 part ; initialization phase for given circuit, backtrace fault simulation phase to find fault list and reevaluation phase to list event. The main idea of this algorithm is to retain a minimum fault list by cutting uncontrollable lines of path when a logic event occurs in backward tracing phases. And the simulator is revaluates a fault list associated with the output of an element only if logic event occurs at any of its inputs when a list event occurs at one of its primary inputs. It reguires a O(n) memory space complexity. where n is a number of signal lines for the given circuits. Several examples are given to illustrate the power of this algorithm.