• 한국정보통신학회논문지
• /
• 제13권5호
• /
• pp.980-987
• /
• 2009

IEEE 802.11a 무선 LAN OFDM 시스템을 위한 시간 동기 처리 방법을 연구한다. 먼저 연속되는 두 개의 윈도우 내에 존재하는 OFDM 수신 신호의 에너지를 계속 측정하여 비교함으로서 신호의 시작 시간을 검출한다. 이어서 짧은 훈련 신호와 수신된 신호간의 상관성을 측정하는 방법으로 정확한 OFDM 심볼 동기가 수행된다. 훈련 신호와 수신 신호 간의 상관값에 대한 분산과 평균값을 구하고, 컴퓨터 시뮬레이션에 의한 결과 값과 비교한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (D)
• /
• pp.50-55
• /
• 2006

저전력 연산능력과 무선통신 기능을 포함한 경량의 센서노드들로 구성된 무선 센서네트워크는 자연 환경의 모니터링에서 군사적인 목적에 이르기까지 다양한 어플리케이션을 창출 할 수 있다. 그러나, 다수의 저가 무선 노드를 배치해야 하는 센서네트워크의 특성상 안정성이 높은 고가의 부품을 사용할 수 없어, 이에 대한 보완 방안에 대한 연구가 활발히 진행 중이다. 특히, 무선 노드들 간의 시간동기화는 가용 무선 대역폭이 적은 무선 센서 네트워크에서 TDMA 스케줄링등의 기술을 구현하기 위한 필수적인 기반기술로서 네트워크 특성을 고려한 새로운 동기화 기법을 요구하고 있다. 본 논문에서는, 무선센서노드의 특성을 파악하고 시간 동기화 수행 시 발생할 수 있는 오차요인을 분석하여, 넓은 지역에 산발적으로 분포되는 무선 센서네트워크의 특성을 보완할 수 있는 새로운 시간동기화 기법을 제안한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.17-18
• /
• 2007

현재 변전소 자동화의 국제표준으로 대두되고 있는 IEC 61850은 스테이션 버스뿐만 아니라 프로세서 버스까지도 표준화된 통신 기술을 채용하였고, 자동화에 필요한 모델을 제시하고 있다. 오늘날 변전소 내의 많은 전력기기들이 시간 동기화를 필요로 하고 있으며, 프로세서 레벨에서 동작하는 기기들의 IEC61850 통신 서비스를 수행하기 위해서는 반드시 동기화 되어야 한다. 본 연구에서는 IEC 61850 프로세서 레벨에서 정밀한 시간동기화를 구현하기에 적합한 IRIG-B 시간 동기화 프로토콜을 고찰하였다.

• 방송공학회논문지
• /
• 제10권2호
• /
• pp.174-181
• /
• 2005

이 논문은 DVB-H수신기의 전력소모를 줄이면서도 채널에 강건한 새로운 동기 방법을 제안하였다. DVB-H시스템에서는 수신기의 전력소모를 줄이기 위하여 Time-Slicing방법을 사용하는데 버스트 시간이 짧을수록 수신기의 유효동작시간이 줄어들게 되어 전력소모가 감소된다. 수신기의 유효동작시간에는 버스트를 동기화하기 위한 시간이 포함되므로 이 동기화시간을 줄이면 DVB-H수신기의 전력소모를 줄일 수 있다. DVB-T에서는 채널추정에 사용되는 분산파일럿의 동기화를 위해 프레임동기화를 이용하기 때문에 68 OFDM심볼시간이 걸렸으나 이 논문에서는 참조 OFDM심볼 네 개를 수신기에서 따로 저장하고 현재 입력되는 OFDM심볼과의 상관계수값을 구하여 높은 강건성을 유지하면서도 분산파일럿 동기화에 1 OFDM심볼시간만 소요되는 새로운 방식을 제안하였다. 제안방식의 강건성을 분석하기 위하여 다양한 이동수신 채널환경에서 최소보호비를 구하여 기존 방식과 비교분석하였다.

• 정보처리학회논문지C
• /
• 제16C권1호
• /
• pp.51-56
• /
• 2009

무선 센서 네트워크에서의 시간 동기 알고리즘은 위치 추적, 데이터 암호화, 중복 이벤트 감지 인식, 정밀한 TDMA 스케줄링 등의 다양한 응용을 위해서 필수적이다. 본 논문에서는 두 노드 사이에서 시간 보정을 위한 클럭 표류율과 기준 신호를 이용한 시간 동기 알고리즘인 CDRS을 제안한다. CDRS는 시간 동기를 위해 두 단계로 구성된다. 첫 번째 단계에서는 LTS를 이용하여 시간 보정 값인 노드간의 시간 차이와 클럭 표류율을 구한다. 이 단계가 끝나면 두 노드는 시간이 맞추어진 상태가 되고 클럭 표류율로 시간 차이를 보정할 수 있게 된다. 두 번째 단계에서는 동기 노드는 주기적으로 기준 신호를 전송한다. 비동기 노드는 수신된 신호를 사용하여 두 노드간 시간 차이를 측정하고, 시간 차이가 최대 허용 오차 범위를 초과하면 다시 첫 번째 단계를 수행한다. 시뮬레이션을 통한 성능 분석 결과, CDRS는 LTS 대비 시간 정확도가 향상된다. 또한 메시지 발생량이 LTS 대비 50% 감소하고, 기준 신호는 타임스탬프를 사용하지 않기 때문에 CDRS는 LTS에 비하여 시간 동기에 사용되는 에너지가 2.5배 정도 적게 사용된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.217-220
• /
• 2009

모바일 환경에서 기존의 양방향 동기화 시스템은 다수 클라이언트의 동기화를 순서대로 처리하였다. 이런 경우 처리시간이 긴 동기화 작업으로 인해 다른 클라이언트들의 동기화 작업이 오랜 시간 대기하는 문제가 있다. 이 논문에서 변경충돌이 없는 다수 클라이언트들간 동기화 작업을 다중 큐를 이용하여 동시에 수행하는 시스템을 설계 구현하였다. 또한, 동기화 작업 처리기간의 비율과 작업처리 패턴에 따른 순차적 동기화와 동시 동기화의 성능을 비교하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.5-6
• /
• 2017

이 논문에서는 경 부하 레귤레이션 역량을 키우기 위한 새로운 동기정류기 제어 방법을 제안한다. 제안하는 방법은 동기정류기의 턴-온 시간을 늘려줌으로써 동기정류기에 음의 방향으로 전류를 흘려주는 방식을 사용한다. 동기정류기의 턴온 시간에 따른 전압이득의 변화를 확인하여 경 부하 레귤레이션 특징을 분석한다. 이를 통하여 추가적인 소자 없이 경 부하시의 레귤레이션 문제를 해결한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.36-38
• /
• 1997

본 논문은 gate-level timed circuits의 자동 합성과 검증에 대한 것으로, 동기 회 로는 디자인을 최적화하기 위해 합성 절차가 사용된 동안 설계서에 명시된 시간 정보에 속 한 비동기 회로의 일부로서 이 시스템은 열거된 일반적인 회로 작용과 시간의 요구 조건에 대해 설계를 해석한다. 이 설계는 영향을 미치는 상태 공간을 구하기 위해 정확하고 효과적 인 시간 해석 알고리즘을 사용해 해석할 수 있는 그래픽 표현으로 자동적으로 변환된다. 이 상태공간으로부터 합성 절차는 standard-cells과 gate-arrays와 같은 반 주문형 반도체로 매핑을 용이하게 하기 위해 기본 게이트만을 사용해 어려움을 해결하는 시간에 대한 회로 유도된다.

• 한국컴퓨터정보학회논문지
• /
• 제13권7호
• /
• pp.213-220
• /
• 2008

다수의 독립적인 시스템들이 네트워크를 통해 구성하는 분산 처리 환경에서 시간에 대한 일치성을 유지하는 일은 매우 중요하면서도 어렵다. 특히, 에너지가 제한되어 있고, 통신 기능이 연약한 USN 환경에서의 시간 동기화는 더욱 어렵다. 이러한 어려움에도 불구하고, USN에서 요구되는 시간 동기화 정밀도는 인터넷과 같은 일반적인 분산 처리 환경에서보다 더 높다. USN에서 매우 엄격한 시간 동기화를 요구하는 전형적인 응용 영역으로 TDMA MAC을 들 수 있다. 이 논문에서는 USN을 위해 최근에 제안된 FTSP (Flooding Time Synchronization Protocol) 시간 동기화 알고리즘을 개선한 새로운 알고리즘 FTSF(Flooding Time Synchronization Protocol)을 제안하고 평가한다. HTSP의 시간 동기화 정밀도는 FTSP와 동일하지만, 동기화를 위한 방송메시지 수를 줄임으로써 에너지 소모를 FTSP 보다 절약한다. 평가를 위한 시뮬레이션 결과, FTSP 대비 HTSP의 에너지 절약 비율이 약 26% 정도로 나타났다.

• 한국통신학회논문지
• /
• 제30권8A호
• /
• pp.649-655
• /
• 2005

OFDMA 하향링크 시스템에서 시간, 주파수 동기 오프셋이 존재하는 환경에 강인한 채널추정 기법을 제안한다. 본 논문에서는 시간 동기, 주파수 동기, 및 채널추정을 동시에 수행하는 방법을 제안함으로써, 시간 및 주파수 동기화 과정에서 생기는 에러가 채널 추정 과정에 주는 영향을 최소화하였다. 시뮬레이션 결과 제안된 채널추정 기법은 time windowing과 time advancement를 통해서 inter-carrier interference (ICI)와 inter-symbol interference(ISI)를 제거하고 동기화 과정간의 조화를 이룸으로써 기존의 채널추정 기법들에 비해 약 3dB 성능이 향상되었다.