• 제목/요약/키워드: 스케줄링 가능성 분석

검색결과 42건 처리시간 0.019초

SCM 관점의 컨테이너터미널 물류시스템 평가 (A Study on the Evaluation of Container Terminal Logistics Systems in SCM's Perspective)

  • 김선구;최용석;윤동하
    • 한국항만경제학회지
    • /
    • 제30권4호
    • /
    • pp.47-67
    • /
    • 2014
  • 본 연구에서는 시스템적 관점과 공급사슬 구성원들 간의 상호작용을 통한 전략적 관점에서 컨테이너터미널의 물류시스템을 평가하기 위해 공급사슬관리 개념을 적용하였다. 선행연구와 델파이 기법을 이용하여 컨테이너터미널 물류시스템의 SCM 구성요인으로 유연성, 신뢰성, 대응성, 정보공유성을 도출하였고, 세부평가 항목으로 16개 항목을 선정하였다. 컨테이너터미널 물류시스템 구성요인에 대한 평가 결과를 보면, 신뢰성 요인이 0.282으로 가장 높았고, 유연성 요인이 0.273, 대응성 요인이 0.224, 정보공유성 요인이 0.221 순으로 나타났다. 컨테이너터미널 물류시스템의 SCM 구성요소 가중치와 세부평가항목의 가중치를 결합하여 환산 가중치를 산출한 결과를 보면, 유연성 구성요소의 세부항목인 작업 Planning(선석, 야드) 항목의 가중치가 0.081로 컨테이너 터미널의 물류시스템을 평가하는 가장 중요한 요인으로 나타났고, 컨테이너 작업 스케줄의 정확한 이행(선박, 야드) 항목과 장비 적정배분 및 배치(QC, TC, YT)항목이 0.079, 컨테이너 및 선박의 손상 없는 안정적인 작업 항목이 0.071 그리고 장비운전자 숙련도 및 장비예방 정비 항목이 0.070 순으로 분석되었다. 다음으로 양 적하 및 선적정보 항목이 0.064, 작업 모니터링과 오류에 대한 해결 항목이 0.062, 대형선박 작업 가능성 항목이 0.060, 신속한 게이트 반 출입 시스템 항목과 무료 장치기간 제공 항목이 0.057, 내륙운송 연계서비스 항목이 0.055, 컨테이너 작업정보 항목이 0.053, 마지막으로 반 출입 정보 항목과 컨테이너 이력 및 장치정보 항목 그리고 컨테이너(일반, 특수)관리 및 서비스 항목이 0.052 순으로 나타났다.

시분할 FPGA 합성에서 마이크로 레지스터 개수에 대한 하한 추정 기법 (A Lower Bound Estimation on the Number of Micro-Registers in Time-Multiplexed FPGA Synthesis)

  • 엄성용
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권9호
    • /
    • pp.512-522
    • /
    • 2003
  • 시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.