• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.9_10
• /
• pp.485-496
• /
• 2008

As the complexity of SoC (System-on-Chip) design increases dramatically. traditional system performance analysis and verification methods based on RTL (Register Transfer Level) are no more valid for increasing time-to-market pressure. Therefore a new design methodology is desperately required for system verification in early design stages. and hardware software (HW-SW) cosimulation at TLM (Transaction Level Modeling) level has been researched widely for solving this problem. However, most of HW-SW cosimulators support few restricted ion levels only, which makes it difficult to integrate HW-SW cosimulators with different ion levels. To overcome this difficulty, this paper proposes a multipurpose framework for HW SW cosimulation to provide systematic SoC design flow starting from software application design. It supports various design techniques flexibly for each design step, and various HW-SW cosimulators. Since a platform design is possible independently of ion levels and description languages, it allows us to generate simulation models with various ion levels. We verified the proposed framework to model a commercial SoC platform based on an ARM9 processor. It was also proved that this framework could be used for the performance optimization of an MJPEG example up to 44% successfully.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.05a
• /
• pp.1679-1682
• /
• 2005

최근 SoC를 포함하는 대부분의 임베디드시스템에서는 RTOS가 선택이 아닌 필수적인 구성요소가 됨에 따라 SoC 개발의 초기단계에서부터 RTOS를 도입하는 것이 바람직하다. 하지만, 기존의 범용 RTOS가 제공하는 기능은 대부분 응용 소프트웨어의 개발과 수행을 위한 것으로 SoC 개발 및 검증에는 적합하지 않은 문제점을 가지고 있다. 본 연구에서는 SoC 개발을 위해 운영체제가 만족시켜야할 요구사항을 제시하고, 소프트웨어의 재사용성과 SoC의 검증을 함께 지원하는 VPOS(Verification-Purpose OS)를 개발하였다. VPOS는 초경량의 단순한 계층적 구조(layered structure)를 가지는 RTOS로서 소프트웨어 재사용을 위해 POSIX 표준 API, 유닉스 호환 디바이스 드라이버 인터페이스, HAL 등을 제공한다. 또한 SoC 설계의 검증을 위해 RT 수준의 통합시뮬레이션에 적합한 커널 구조 및 최적화된 코드, 하드웨어 테스트를 위한 쉘 명령어, 응용 소프트웨어의 디버깅을 위한 KREM(kernel resource and event monitoring) 등의 특징을 함께 제공한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.232-237
• /
• 2007

컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

• Journal of KIISE
• /
• v.42 no.12
• /
• pp.1503-1521
• /
• 2015

Agent-based modeling and simulation (ABMS) is used to model of market and social phenomena by utilizing agents' fine-grained behaviors and interactions that cannot be implemented in a conventional simulation. However, ABMS represents irrational agents and hinders the achievement of individual or overall goals since ABMS is based on agent-based software, which follows the principle of rationality at the knowledge level [1]. This problem was solved in the agent-based software engineering (ABSE) field by using behavior laws for the social level [2]. However, they still do not propose the specific development methodology for how to develop the social level in a systematic way. Therefore, in order to propose agent-based modeling and simulation methods that reflect the behavior laws of social level characteristics, our study used the Tropos that can combine ABSE and social behavior laws for the presentation of concrete tasks and deliverables for each development step by step. In addition, the proposed method will be specified through experiments with specific application examples and case studies on the self-adaptive smart grid and the military domain system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.367-372
• /
• 2007

이 논문에서는 시스템 수준의 가상프로토타이핑 환경을 자동으로 생성하고 이를 위한 소프트웨어 환경을 생성하는 프레임워크를 제안한다. 가상프로토타이핑 자동 생성 프레임워크는 Y-chart 접근법을 기반으로 한다. 알고리즘의 명세를 위해서는 SDF 모델 기반의 방법과 사용자가 직접 Task를 기술할 수 있는 방법을 제공하고 아키텍처 명세를 위해서는 플랫폼 기반의 기술 방법을 제공한다. 플랫폼 명세는 시스템에 사용되는 모듈에 대한 인터페이스 파일을 명세하고 그래픽 기반의 플랫폼 기술을 제공하여 사용자가 쉽게 플랫폼 구성을 변경할 수 있도록 했다. 인터페이스 파일에 모듈을 사용하기 위한 디바이스 드라이버의 정보를 명세하여 소프트웨어 생성 시 모듈을 사용하기 위한 코드가 자동으로 삽입되도록 하였다. 프로세서의 시뮬레이션은 빠른 소프트웨어의 기능 개발과 설계 공간 탐색을 위해 지연시간이 기술된 코드를 호스트에서 직접 수행하는 방법과 검증을 위하여 컴파일 된 이미지를 ISS를 사용하여 시뮬레이션 하는 두 가지 방법을 제공한다. 실험에서는 JPEG decoder를 기술하고 가상프로토타이핑에서 수행해봄으로 해당 프레임워크가 효과적으로 사용될 수 있음을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.215-217
• /
• 2014

A system architecture design relying only on the experience of its designer varies in quality in line with the designer's personal experience and knowledge ability. Likewise, a wrong estimation of hardware capacity ends up in waste of resources. In practice, a range of post-hoc monitoring tools are in operation, without providing any method for estimating and reflecting the performance at an early stage of architecture design. Provided capacity requirement is estimated in advance with simulation at the stage of design, the system capacity ends up in waste of resources. In practice, a range of post-hoc monitoring tools are in operation, without providing any method for estimating and reflecting the performance at an early stage of architecture design. Provided capacity requirement is estimated in advance with simulation at the stage of design, the system performance requirement can be met with a minimal cost while the waste of resources can be reduced to a great extent. In this context, the present study develops a pilot simulation model for hardware architecture design and then verifies its validity in an experiment. If the error rate falls within a permissible range in the experiment, the simulation model may be considered to reflect well the characteristics of real-life information system architecture.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.530-531
• /
• 2023

딥러닝에서 지식 증류 기법은 큰 모델의 지식을 작은 모델로 전달하여 작은 모델의 성능을 개선하는 방식이다. 지식 증류 기법은 모델 경량화, 학습 속도 향상, 학습 정확도 향상 등에 활용될 수 있는데, 교사 모델이라 불리는 큰 모델은 일반적으로 학습된 딥러닝 모델을 사용한다. 본 연구에서는 학습된 딥러닝 모델 대신에 수치 기반 시뮬레이션 모델을 사용함으로써 어떠한 효과가 있는지 검증하였으며, 수치 모델을 활용한 기상 예측 모델에서의 지식 증류는 기존 단독 딥러닝 모델 학습 대비 더 작은 학습 횟수(epoch)에서도 동일한 에러 수준(RMSE)까지 도달하여, 학습 속도 측면에서 이득이 있음을 확인하였다.

• Journal of the Korea Society for Simulation
• /
• v.24 no.4
• /
• pp.35-41
• /
• 2015

Recoil system for 40mm automatic gun is a device developed to absorb the shock of explosion. It is impossible to conduct pinpoint strike due to recoil if very high explosive shock, which is generated when an automatic gun fires shells, can't be absorbed. This study covers development and verification of analysis model for recoil system by utilizing a multi-domain software. The research process is as in the following. First, an analysis model is developed to verify damping characteristics through understanding of design intention. Second, environment which is identical to a field test is set up on analysis tool after putting explosive force that is measured through the test into the analysis model. Finally, the analysis model for recoil system using the multi-domain software is verified if it has effectiveness with a comparison between internal pressure of the recoil system along with displacement of gun barrel and the field test result.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.43 no.5 s.311
• /
• pp.44-59
• /
• 2006

This paper describes the efficient implementation of DNA sequence generate system with genetic algorithm for reducing computation time of NACST. The proposed processor is based on genetic algerian with fitness functions which would suit the point of reference for generated sequences. In order to implement efficient hardware structure, we used the pipelined structure. In addition our design was applied the parallelism to achieve even better simulation time than the sequence generator system which is designed on software. In this paper, our hardware is implemented on the FPGA board with xc2v6000 devices. Through experiment, the proposed hardware achieves 467 times speed-up over software on a PC and sequence generate performance of hardware is same with software.

• Journal of Aerospace System Engineering
• /
• v.15 no.1
• /
• pp.19-31
• /
• 2021

Recently, the development of UAV application system using augmented reality (AR) has received much attention. In general, the design and implementation of UAV application system are verified with SILS techniques before actual flight experiments. However, existing SILS environment cannot be used to verify the application system based on AR and UAV because it does not include key features related to AR. To overcome this problem, we proposed an SILS platform that could be effectively used for the development of application systems based on AR and UAV. Simulation results on accuracy, efficiency, and scalability show that the proposed platform could be effectively utilized for the development of AR and UAV based-application systems.