• 한국정보과학회논문지:시스템및이론
• /
• 제35권9_10호
• /
• pp.485-496
• /
• 2008

SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1679-1682
• /
• 2005

최근 SoC를 포함하는 대부분의 임베디드시스템에서는 RTOS가 선택이 아닌 필수적인 구성요소가 됨에 따라 SoC 개발의 초기단계에서부터 RTOS를 도입하는 것이 바람직하다. 하지만, 기존의 범용 RTOS가 제공하는 기능은 대부분 응용 소프트웨어의 개발과 수행을 위한 것으로 SoC 개발 및 검증에는 적합하지 않은 문제점을 가지고 있다. 본 연구에서는 SoC 개발을 위해 운영체제가 만족시켜야할 요구사항을 제시하고, 소프트웨어의 재사용성과 SoC의 검증을 함께 지원하는 VPOS(Verification-Purpose OS)를 개발하였다. VPOS는 초경량의 단순한 계층적 구조(layered structure)를 가지는 RTOS로서 소프트웨어 재사용을 위해 POSIX 표준 API, 유닉스 호환 디바이스 드라이버 인터페이스, HAL 등을 제공한다. 또한 SoC 설계의 검증을 위해 RT 수준의 통합시뮬레이션에 적합한 커널 구조 및 최적화된 코드, 하드웨어 테스트를 위한 쉘 명령어, 응용 소프트웨어의 디버깅을 위한 KREM(kernel resource and event monitoring) 등의 특징을 함께 제공한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (B)
• /
• pp.232-237
• /
• 2007

컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

• 정보과학회 논문지
• /
• 제42권12호
• /
• pp.1503-1521
• /
• 2015

에이전트 기반 모델링 및 시뮬레이션(Agent-Based Modeling and Simulation)은 기존 시스템 수준에서의 시뮬레이션이 구현할 수 없는 에이전트의 세밀한 행동과 상호작용을 활용하여 시장이나 사회 현상의 모델링에 사용되는 기술이다. 그러나 에이전트 기반 모델링 및 시뮬레이션은 에이전트 기반 시스템의 지식 수준에서의 합리성의 원칙에 기반하여 구현되기 때문에 스스로의 목표 달성을 저해하는 에이전트를 표현할 수 없다[1]. 에이전트 기반 소프트웨어 공학 분야에서는 이러한 한계를 극복하기 위해 사회적 수준에서의 행동 법칙을 통해 해결하였으나[2], 구체적인 개발 방법론은 제시가 되어 있지 않다. 따라서 본 연구에서는 에이전트 기반 소프트웨어 공학 방법론인 트로포스와 사회적 행동 법칙을 결합하여 사회적 행동 법칙을 반영한 새로운 에이전트 기반 모델링 및 시뮬레이션 방법을 제안한다. 이를 위해 각 개발 단계별로 구체적인 과업을 명시하고 과업 별로 생성되는 산출물 분석을 통해 모델링 및 시뮬레이션의 과정을 설명한다. 또한 자가 적응적 스마트 그리드와 군 도메인 시스템에서의 구체적인 적용 사례와 실험을 통해 제안 방법을 검증한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (B)
• /
• pp.367-372
• /
• 2007

이 논문에서는 시스템 수준의 가상프로토타이핑 환경을 자동으로 생성하고 이를 위한 소프트웨어 환경을 생성하는 프레임워크를 제안한다. 가상프로토타이핑 자동 생성 프레임워크는 Y-chart 접근법을 기반으로 한다. 알고리즘의 명세를 위해서는 SDF 모델 기반의 방법과 사용자가 직접 Task를 기술할 수 있는 방법을 제공하고 아키텍처 명세를 위해서는 플랫폼 기반의 기술 방법을 제공한다. 플랫폼 명세는 시스템에 사용되는 모듈에 대한 인터페이스 파일을 명세하고 그래픽 기반의 플랫폼 기술을 제공하여 사용자가 쉽게 플랫폼 구성을 변경할 수 있도록 했다. 인터페이스 파일에 모듈을 사용하기 위한 디바이스 드라이버의 정보를 명세하여 소프트웨어 생성 시 모듈을 사용하기 위한 코드가 자동으로 삽입되도록 하였다. 프로세서의 시뮬레이션은 빠른 소프트웨어의 기능 개발과 설계 공간 탐색을 위해 지연시간이 기술된 코드를 호스트에서 직접 수행하는 방법과 검증을 위하여 컴파일 된 이미지를 ISS를 사용하여 시뮬레이션 하는 두 가지 방법을 제공한다. 실험에서는 JPEG decoder를 기술하고 가상프로토타이핑에서 수행해봄으로 해당 프레임워크가 효과적으로 사용될 수 있음을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.215-217
• /
• 2014

설계자의 경험에만 의존한 시스템 아키텍처 설계는 설계자 개인의 경험, 지식 수준에 따라 품질수준에 많은 차이를 발생시키고 잘못된 예측에 근거한 하드웨어 용량 산정은 자원의 낭비를 유발한다. 실제 업무 현장에서는 다양한 사후 모니터링 Tool들이 운영되고 있지만, 아키텍처 설계 시에 성능을 예측하여 반영할 수 있다면 최소한의 비용으로 시스템의 성능 요구사항을 만족시킬 수 있고 자원의 낭비를 크게 줄일 수 있다. 이를 위해 하드웨어 아키텍처 설계를 위한 시뮬레이션 모델을 우선 파이롯 형태로 개발하고 실험을 통하여 타당성을 검증하고자 한다. 실험의 결과 오차율이 허용범위 이내에서 발생되면 시뮬레이션 모델이 현실 세계의 정보시스템 아키텍처 특성을 잘 반영하고 있다고 할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.530-531
• /
• 2023

딥러닝에서 지식 증류 기법은 큰 모델의 지식을 작은 모델로 전달하여 작은 모델의 성능을 개선하는 방식이다. 지식 증류 기법은 모델 경량화, 학습 속도 향상, 학습 정확도 향상 등에 활용될 수 있는데, 교사 모델이라 불리는 큰 모델은 일반적으로 학습된 딥러닝 모델을 사용한다. 본 연구에서는 학습된 딥러닝 모델 대신에 수치 기반 시뮬레이션 모델을 사용함으로써 어떠한 효과가 있는지 검증하였으며, 수치 모델을 활용한 기상 예측 모델에서의 지식 증류는 기존 단독 딥러닝 모델 학습 대비 더 작은 학습 횟수(epoch)에서도 동일한 에러 수준(RMSE)까지 도달하여, 학습 속도 측면에서 이득이 있음을 확인하였다.

• 한국시뮬레이션학회논문지
• /
• 제24권4호
• /
• pp.35-41
• /
• 2015

자동포용 주퇴복좌장치는 사격충격을 흡수하기 위한 목적으로 개발된 장치이다. 만약 자동포에서 탄자가 발사 될 때 발생하는 매우 높은 수준의 사격충격을 흡수하지 못한다면 반동에 의하여 정밀한 타격은 불가능해진다. 본 연구에서는 이러한 역할을 하는 주퇴복좌장치의 해석모델을 멀티도메인 소프트웨어를 활용하여 개발하고 검증하는 것을 다룬다. 연구의 진행과정은 다음과 같다. 우선 설계의도를 파악하여 해석모델을 개발하고 기본적인 감쇠특성을 확인한다. 그리고 필드테스트에서 얻은 사격충격력을 해석모델에 부여하여 필드테스트와 동일한 환경을 해석도구 상에 구축한다. 최종적으로 주퇴복좌장치의 내부압력과 포신의 변위를 필드테스트 결과와 비교하여 멀티도메인 소프트웨어를 활용한 주퇴복좌장치의 해석모델이 유효성을 갖는지를 검증한다.

• 전자공학회논문지SC
• /
• 제43권5호
• /
• pp.44-59
• /
• 2006

DNA 컴퓨터의 계산 수준을 분자 수준으로 끌어내려 막대한 병렬성을 확보하고, 보다 효율적인 정보 처리를 가능케 해 차세대 컴퓨팅 기법으로서의 위치를 확고히 하고 있다. 그러나 DNA 컴퓨팅은 실제 실험을 통해 계산 모델 및 알고리즘을 검증하기 때문에 많은 연산 시간을 필요로 한다. 따라서 빠른 계산 모델 및 알고리즘의 검증을 위해 시뮬레이터인 NACST가 개발되었다. 그러나 NACST에 포함된 서열생성 시스템의 반복적인 연산 특징 때문에 이 또한 많은 연산시간을 필요로 하게 되었다. 따라서 시뮬레이션 시간 단축을 위한 서열생성 시스템의 효율적인 하드웨어 구조가 요구된다. 이에 본 논문은 DNA 코드 최적화 부분의 연산시간이 NACST 연산시간의 약 95% 이상을 차지한다는 점을 착안하여 DNA 서열 생성 시스템에 병렬 기법과 Pipeline 기법을 적용하였고 적합도 함수 간 연산을 공유시켜 연산의 양을 대폭 줄이고 분배해 시뮬레이션 시간을 크게 줄일 수 있는 하드웨어 구조를 제안하고 검증하였다. 실험 결과 제안된 하드웨어는 기존 소프트웨어에 비해 약 467배 이상의 연산시간 감소를 보였으며 DNA 서열 생성 성능은 기존과 동일함을 보였다.

• 항공우주시스템공학회지
• /
• 제15권1호
• /
• pp.19-31
• /
• 2021

최근 증강현실을 활용한 UAV 응용 시스템 개발에 많은 관심이 집중되고 있다. 일반적으로 UAV 응용 시스템 개발에서는 실제 비행 실험을 수행하기 전에 SILS 기법을 적용하여 시스템의 설계 및 구현을 검증하고 있다. 그러나 기존 SILS 환경은 증강현실 관련 핵심 사항들을 반영하지 못하고 있으므로 증강현실을 활용한 UAV 응용 시스템에 대한 효과적인 검증이 불가능하다. 본 논문에서는 이러한 문제를 극복하기 위하여 증강현실과 UAV 기반 응용 시스템 개발에 효율적으로 활용될 수 있는 SILS 플랫폼을 제안하였다. 정확성, 효율성, 확장성에 대한 모의 실험 결과는 제안하는 플랫폼이 증강현실과 UAV 기반 응용 시스템 개발에 효과적으로 활용될 수 있음을 보여준다.