• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06e
• /
• pp.155-158
• /
• 1998

본 논문에서는 2차원 평면 배열에서 소자들간의 간섭 영향을 빔 설계 기법을 제안한다. 실제적으로 빔을 구현할 때, 소자간 간섭이 전체 빔 패턴을 변화시키게 되어 성능을 저하시킬 수 도 있다. 따라서 보다 정확하게 빔을 설계하기 위해서는 소자간의 간섭 영향을 고려한 빔 설계 기법이 필요하게 된다. 본 논문에서는 특성을 알고 있는 소자로 구성된 평면 배열에서 다른 소자에 의한 간섭을 예측한 후 이것을 각 소자의 가중치에 포함 시켜 원하는 사양의 빔을 설계할 수 있도록 한다. 빔 설계방법으로는 선형 최소자승법을 이용하여 빔의 부엽준위의 위치와 크기를 변화시키면서 원하는 조건의 빔 가중치를 얻어내는 알고리듬을 도입하였다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.27 no.2
• /
• pp.98-104
• /
• 1990

A study of the operation of surface and buried mode PMOSFET's is condusted. Using device with different channel length and channel implant dosage, threshold voltage lowering, transcon-diuctance and subthreshold characteristics of surface mode PMOFET are compared with those of buried mode MPOSFET. From the results, the surface channel device were more resistant to short channel effect than the buried channel device.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.182.2-182.2
• /
• 2013

최근 산화아연이나 산화주석을 기반으로 한 산화물 박막 트랜지스터의 연구가 활발히 진행중이다. 2004년 Hosono 그룹에서 비정질 InGaZnO (IGZO) 박막을 이용한 TFT소자 제작을 보고하고 우수한 특성을 확인 후 산화물 TFT 소자기술에 대한 전 세계적인 연구개발의 발판이 마련되었다. 그러나 다성분계 화합물로 이루어진 산화물 반도체의 경우 복잡한 성분 조합과 조절이 어렵고, 장비의 제약으로 상용화에 어려움을 겪고 있다. 산화아연의 경우 증착시 쉽게 결정화가 이루어져 대면적 균일성을 확보하기 어렵고, 결정립계에 의한 이동도 저하, DC 신뢰성 저하의 문제가 발생한다. 이에 비해 산화주석의 경우 증착공정에 따라 비정질상과 결정립상을 조절할 수 있다. 하지만, 현재까지 발표된 산화주석 기반의 박막 트랜지스터는 내부 캐리어의 조절이 상대적으로 어려운 단점이 보고되었다. 본 연구에서는 산화 주석기반의 박막 트랜지스터를 제작하고 이에 Zr이온을 도핑하여 소자 특성을 개선시키고 동작모드를 조절하는 연구를 진행하였다. Bottom gate 형식의 ZrSnO TFT를 제작하였고 전이 특성을 살펴본 결과 Zr의 함량이 늘어날수록 이동도는 감소하는 경향이 나타났다. 또한 Zr의 미량 함량에도 불구하고 산소결핍에 의한 캐리어 생성을 억제하여, 소자 특성을 공정조건에 따라 조절할 수 있는 가능성을 확인 했다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.316-316
• /
• 2013

실리콘(Si)은 이미지 센서, 포토검출기, 태양전지등 반도체 광전소자 분야에서 널리 사용되고 있는 대표적인 물질이다. 이러한 소자들은 광추출 또는 광흡수 효율을 향상시키는 것이 매우 중요하다. 그러나 Si의 높은 굴절율은 표면에서 30% 이상의 반사율을 발생시켜 소자의 성능을 저하시킨다. 따라서, 표면에서의 광학적 손실을 줄이기 위한 효과적인 무반사 코팅이 필요하다. 최근, 우수한 내구성과 광대역 파장 및 다방향성에서 무반사 특성을 보이는 서브파장 주기를 갖는 나노격자(subwavelength grating, SWG) 구조의 형성 및 제작에 관한 연구가 활발히 진행되고 있다. 이러한 구조는 경사 굴절율 분포를 가지는 유효 매질을 형성시킴으로써 Fresnel 반사율을 감소시킬 수 있어 반도체 소자 표면에서의 광손실을 줄일 수 있다. 그러나, SWG나노구조는 식각에 의한 표면 결함(defects)들이 발생하게 된다. 이러한 결함은 표면에서의 재결합 손실을 발생시켜 소자의 성능을 크게 저하시킨다. 이러한 문제를 해결하기 위해, 표면 보호막 및 무반사 코팅 층을 목적으로 하는 산화막을 표면에 형성시키기도 한다. 따라서 본 실험에서는 레이저간섭리소그라피 및 건식 식각을 이용하여 Si 기판에 SWG 나노구조를 형성하였고, 제작된 샘플 표면 위에 실리콘 산화막(SiOx)을 furnace를 이용하여 형성시켰다. 제작된 샘플들의 표면 및 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-vis-NIR spectrophotometer 를 사용하여 빛의 입사각에 따른 반사율을 측정하였고, 표면 접촉각 측정 장비를 이용하여 표면 wettability를 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.176-176
• /
• 2012

본 연구는 GaN 기반의 전자소자의 표면 패시베이션 방법으로 열산화 공정을 이용한 알루미늄산화막 패시베이션 공정에 대하여 연구하였다. 결정질의 알루미늄산화물은 경도가 크고 화학적으로 안정적이기 때문에 외부 오염에 대한 소자 표면을 효과적으로 보호할 수 있으며, 열적안정성이 뛰어나 공정중 또는 공정 후의 고온 환경에서의 열 손상이 적은 장점을 가진다. 결정질 알루미늄산화막($Al_2O_3$)을 소자 표면에 형성하기 위해서 일반적으로 TMA (trimethlyaluminium)와 오존($O_3$)가스를 이용한 ALD 공정법이 사용되고 있으나 공정 비용이 비싸고 열산화막에 비해 전자 trapping이 많이 발생하여 전자이동도가 저하되는 단점이 있어, 본 연구에서는 열산화 공정을 이용하여 소자의 전기적 특성 저하를 발생시키지 않는 알루미늄산화막 패시베이션을 수행하였다. 실험에 사용된 기판은 AlGaN/GaN 이종접합 구조가 증착된 HEMT 제작용 기판을 사용하였으며 TLM 구조를 제작하여 소자의 채널 면저항 및 절연영역간 누설전류 특성을 확인하였다. TLM 구조가 제작된 샘플 위에 알루미늄을 100 ${\AA}$ 두께로 소자위에 증착하고 $O_2$ 분위기에서 약 $525{\sim}675^{\circ}C$ 온도로 3분간 열처리하여 알루미늄 산화막을 형성한 후 $950^{\circ}C$ 온도로 $N_2$ 분위기에서 30초간 안정화열처리 하여 안정한 알루미늄 산화막 패시베이션을 형성하였다. 알루미늄산화막 패시베이션 후 소자의 절연영역 사이의 누설전류는 패시베이션 전과 비슷한 크기를 나타냈고 패시베이션 후 채널의 면저항이 패시베이션 전에 비해 약 20% 감소한 것을 확인하였다. 또한 패시베이션된 소자와 패시베이션되지않은 소자에 대해 $900^{\circ}C$ 온도로 30초간 열처리한 결과 패시베이션 되지 않은 소자는 74%만큼 채널 면저항이 증가하였으며, 절연영역 누설전류가 다섯오더 크기로 증가한 반면 알루미늄산화막 패시베이션한 소자는 단지 13%의 채널 면저항의 증가를 나타내었고 절연영역 누설전류는 100배 감소한 값을 보여 알루미늄산화막 패시베이션이 소자의 열적 안정성을 향상시키는 것을 확인하였다.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.671-674
• /
• 2003

본 논문에서는 Cobalt interlayer 와 Titanium Nitride(TiN) capping layer를 Ni SALICIDE의 단점인 열 안정성과 sheet resistance 와 series 저항을 감소시키는데 적용하여 0.lum 급 CMOS 소자의 특성을 연구하였다. 첫째로, Ni/Si 의 interface 에 Co interlayer 를 증착하여 Nickel Silicide의 단점인 열 안정성 평가인 700℃, 30min의 furnace annealing 후에 낮은 sheet resistance와 누설전류를 줄일 수 있었다. 두번째로, TiN caping layer를 적용하여 실리사이드 형성시 산소와의 반응을 막아 실리사이드의 표면특성을 향상시켜 누설전류의 특성을 개선하였다. 결과적으로 소자의 구동전류 향상, 누설전류 저하, 낮은 면저항으로 소자의 특성을 개선하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.301.2-301.2
• /
• 2014

집적회로의 밀도가 높이기 위해 단일 소자의 크기를 줄이는 과정에서 발생하는 소자의 성능 저하를 줄이기 위해 새로운 구조 및 구성 물질을 변경하는 연구가 활발하게 진행되고 있다. 기존의 평면 구조를 변형한 3차원 구조의 n-channel FinFet는 소자의 구성 물질을 바꾸지 않고도 쇼트 채널효과와 누설전류를 줄일 수 있다. 다양한 구조의 유전 물질을 응용한 n-channel FinFEET은 기존의 n-channel FinFET보다 소자의 크기를 줄일 수 있는 가능성을 제시하고 있다. FinFETs에 관한 많은 연구가 진행되어 왔지만, 유전체 물질을 이용한 n-channel FinFETs의 구조에 대한 연구는 매우 적다. 본 연구는 FinFET의fin channel 영역에 유전 물질을 삽입하여 그 영향을 분석한 연구이다. FinFET의 fin channel 영역에 유전 물질을 삽입하여 평면 구조의 MOSFET에서 fully depletion SOI 구조와 같은 동작을 하도록 만들었다. 유전 물질을 삽입한 FinFET 소자의 전기적 특성을 3차원 TCAD 시뮬레이션을 툴을 이용하여 계산하였다. 유전 물질을 삽입한 n-channel FinFET에서 전자 밀도와 측면 전계의 영향이 기존의 FinFET보다 좋은 특성을 확인하였다. 또한 유전물질을 삽입한 FinFETs은 subthershold swing, 누설전류, 소비전력을 줄여 주었다. 이러한 결과는 n-Channel FinFETs의 성능을 향상시키는데 많은 도움이 될 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.239.1-239.1
• /
• 2014

최근 산화아연이나 산화주석을 기반으로 한 산화물 박막 트랜지스터의 연구가 활발히 진행되고 있다. 2004년 일본의 Hosono 교수 그룹에서 비정질 InGaZnO (IGZO) 박막을 이용한 TFT소자 제작을 발표하고 우수한 특성을 확인한 후 산화물 TFT 소자기술에 대한 전 세계적인 연구개발의 계기가 마련 되었다. 그러나 다성분계 화합물 산화물 반도체의 경우 복잡한 성분 조합과 조절이 어렵고, 공정의 제약으로 인해 상용화에 어려움을 겪고 있다. 산화아연의 경우 증착공정중 쉽게 결정화가 이뤄져 대면적화가 어렵고, 결정립계에 의한 이동도 저하, DC 신뢰성 저하가 발생한다. 이에 비해 산화 티타늄의 경우 증착과정후 열처리를 통해서 비정질상과 결정립상을 조절할 수 있다. 하지만, 현재까지 발표된 산화 티타늄 기반의 박막 트랜지스터의 경우 내부 캐리어의 조절이 상대적으로 어려운 단점이 있었다. 본 연구에서는 산화 티타늄기반의 박막 트랜지스터를 제작하고 공정중 산소 분압을 조절하여 소자 특성을 개선시키고 동작모드를 조절하는 연구를 진행하였다. Bottom gate 형식의 $TiO_2$ TFT를 제작하였고 전이 특성을 살펴본 결과 산소분압이 증가할수록 이동도는 감소하는 경향이 나타났다. 또한, 산소분압을 조절하여 박막 내부의 캐리어를 조절할 수 있는 가능성을 보였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2013.05a
• /
• pp.138-139
• /
• 2013

본 연구는 ZnO-TFT 소자에 Hf의 첨가에 따른 소자 특성 및 게이트 바이어스 스트레스에 대한 특성에 대해 분석을 하였다. Hf-Zn-O 박막은 Hf의 조성이 증가함에 따라 작아지는 grain size로 인해 TFT 소자의 전계효과 이동도와 게이트 바이어스 스트레스에서의 문턱전압의 변화가 더 커지는 것을 확인하였다. 한편, Hf이 14at% 함유된 HZO-TFT에서는 이동도는 현저히 저하되었지만, 게이트 바이어스 스트레스에서의 문턱전압의 변화가 현저히 개선되는 것을 확인하였는데, 이는 Hf의 조성이 증가함에 따라 비정질화 되어 grain boundaries에 의한 trap의 영향이 줄어든 결과를 확인하였다. 또한, 전계효과 이동도와 소자의 안정성을 확보하기 위해, poly-ZnO와 amorphous-HZO로 구성된 다중층 채널 구조를 이용한 TFT소자에서는 전계효과 이동도과 소자의 안정성이 개선된 결과를 보였다. 이는 채널과 게이트 산화물의 interface charge trap의 감소와 back-channel effect가 감소한 결과임을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.424-424
• /
• 2012

ZnO는 수열합성법을 통해 저온에서 단결정으로 성장할 수 있기 때문에 광전소자 및 압전소자로 응용되고 있으나, 성장된 ZnO nanowire 내부 산소 결함 및 표면에 OH기의 흡착에 의해 소자특성 저하를 발생시킨다. 본 연구에서는 ZnO의 결함의 최소화를 위해 Glass 기판에 수열합성법으로 성장된 ZnO nanowire를 ICP 플라즈마 장치를 이용하여 O2 25 sccm, Base Pressure $1.5{{\times}}10^{-3}$ Torr을 기준으로 파워와 시간에 따라 표면처리 하였다. 플라즈마 처리된 ZnO nanowire의 결함특성과 형상을 XPS와 FE-SEM를 통하여 분석하였으며, ZnO nanowire의 소자특성을 평가를 위해 Kapton Film/AZO/ZnO nanowire/PMMA/Au 구조의 발전기를 제작하였다. 150 W, 10 min에서 532.4 eV의 -OH결합이 최소화됨을 확인하였으며, 이를 이용하여 Flexible ZnO nanowire 발전기 제작 했을 경우 최대 Voltage 5 V, Current 156 nA 전기적 특성을 확인하였다.