• 조명전기설비학회논문지
• /
• 제13권4호
• /
• pp.87-95
• /
• 1999

새로운 종류의 고체상태 대전력, 고속전자장치 즉 광전도전력스위치(PCPS)의 가장 큰 문제점은 평균전계하의 표면에서 스위치 섬락의 대부분이 반도체의 벌크파괴보다 낮다는 것이다. 이러한 문제를 극복하고 고밀도 고체 전력 스위치에 사용할 수 있는 유일한 방법이 고체 절연물로 표면을 페시베이션(Passivation)하는 것이다. 본 실험에서 Silicon의 절연내력은 진공중에서 10[kV/cm]에서 심하게 열화되어졌고, 기중에서 30[kV/cm], SF6에서 80∼90[kV/cm]으로 개선되지만, 스위치의 주 응용이 진공 또는 우주에서 사용되기 때문에 이러한 현상은 매우 심각한 문제이다. 페시베이션후 소자들은 진공과 기중에서 언페시베이션된 소자가 SF6내에서 얻을 수 있는 만큼의 높은 파괴값을 가졌다. 이러한 결과로 볼 때 페시베이션된 소자들이 매우 우수한 파괴값을 가진다는 것을 알 수 있다. 본 논문은 고전계 하에서 페시베이션 전·후 실리콘 파괴의 주 특성과 메커니즘에 대해 밝혔다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.313-313
• /
• 2009

OLED 소자는 직접발광, 광시야각, 그리고 빠른 응답속도 때문에 동영상에 적합하여 최근 각광받고 있는 디스플레이장치 중의 하나이다. OLED 소자의 양극재료로는 높은 광투과율과 $\sim10^{-4}{\Omega}\;cm$ 수준의 낮은 전기 비저항을 갖는 ITO (Sn-doped $In_2O_3$)가 널리 사용되고 있다. 하지만 원료 물질인 인듐의 수급량 부족으로 인한 문제점과 독성, 저온증착의 어려움, 스퍼터링시 음이온 충격에 의한 막 손상으로 저항의 증가의 문제점이 있고, 또한 액정디스플레이의 투명전극으로 사용될 경우 $400\;^{\circ}C$정도의 높은 온도와 수소 플라즈마 분위기에서 장시간 노출 시 열화로 인한 광학적 특성변화가 문제가 된다. 반면에 Al이 도핑 된 ZnO (AZO)박막은 넓은 밴드갭 (3.37eV)와 400nm에서 700nm 사이의 가시광 영역에서 80% 이상의 우수한 투과성을 지니고 있다. 특히 Al이 도핑된 ZnO는 박막의 전기적 특성이 크게 향상되어 디스플레이나 태양전지로의 응용이 가능하다. 또한 비교적 낮은 비용과 플라즈마에서의 안정성, 무독성, 그리고 전기전도성과 같은 많은 이점이 있다. 그 결과 AZO 박막은 ITO기판을 대안하는 지원물질로 활발히 연구가 진행되고 있다. 본 연구에서는 TCO 박막의 면 저항과 표면 거칠기에 따른 OLED 소자의 특성을 분석하였다. ITO와 AZO 박막은 챔버 내 다양한 가스 분위기(Ar, Ar+$O_2$ and Ar+$H_2$)에서 R.F Magnetron Sputtering방법으로 증착하였다. TCO 박막의 구조적인 이해를 돕기 위해서 X-ray diffraction 과 FESEM으로 분석하였다. 광학적 투과도와 박막의 두께는 ultraviolet spectrophotometer (Varian, cary-500)와 surface profile measurement system으로 각각 측정하였다. 면저항 charge carrier 농도, 그리고 TCO 박막의 이동도와 같은 전기적특성은 four-point probe와 hall effect measurement(HMS-3000)로 각각 측정하였다. TCO 박막의 표면 거칠기 조절을 위해 photo lithography 공정을 사용하여 TCO 박막을 화학에칭 하였다. 미세사이즈 패턴 마스크가 사용되었으며 에칭의 깊이는 에칭시간에 따라 조절하였다. TCO 박막의 표면 형태는 FESEM과 AFM으로 관찰하였다. 투명전극으로 사용되는 ITO 및 AZO 기판 상용화를 위해 ITO 및 AZO 기판 위에 ${\alpha}$-NPB, Alq3, LiF, Al 의 순서로 증착 및 패터닝함으로써 OLED 소자를 제작하였다. 전류밀도와 전압 그리고 발광휘도와 전압과 같은 전기적 특성은 spectrometer(minolta CS-1000A)를 이용하여 측정하였다.

• 전자공학회논문지 IE
• /
• 제44권3호
• /
• pp.1-5
• /
• 2007

Si 팁 기술의 장점을 살리면서 팁을 실리사이드화하여 팁표면의 열화학적 내구성을 증가시키고 전계방출 전류밀도를 금속 팁에 가깝게 끌어올릴 수 있는 새로운 3극관 형태의 전계방출 팁 구조를 제작하였다. 제작된 소자의 전계방출 특성을 $10^{-8}Torr$의 초고진공 상태에서 캐소드-애노드 간격을 $100{\mu}m$로 하여 측정한 결과, turn-on 전압이 약 40V로, 방출전류가 인가 전압 150V에서 약 $69{\mu}A$로 나타났다.

• 전기의세계
• /
• 제17권2호
• /
• pp.16-26
• /
• 1968

Cds is possible to add excess donors and to compensate partially using other group metals as acceptors. The impurities can ble incorporated either during crysta growth or by diffusion into a bulkcrystal. The addition of rimpurities leads also to the production of vacancies in a manner depending on the atmosphere surrounding the crystal during growth, during the diffusion process or using bulk. Cds of the mentioned above affects spectral sensitivity, speed of response, the variation on photocurrent, electron life time, and decay of photoconductivity with temperature and with intensity of illumination. In the work to be deseribed, these properties have been studied between liquid nitrogen and room temperature. In addition, the electron trap distribution has been correlated with speed of response, variation of photocurrent with temperature in various atmosphere. Four major trapping levels have been observed, and their identification with impurity and vacancy levels is discussed. And also the effects of lattice imperfections on the photoconductive properties CdS were investigated in detail.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.943-946
• /
• 2001

In this study, We have investigated degradation effects of blue organic electroluminescence devices that was consisted of TPD(N,N'-dyphenyl-N-N\`-bis(3-methyphenyl) as hole transport layer and Butyl-PBD (2- (4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole)-as emission layer and electron transport layer. We have studied characteristics of brightness and current density about blue OEL that was degradated layer. Two kinds of samples that were fabricated each continuous and non-continuous method was used.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.157-160
• /
• 2001

Three sets of ZnO ceramic devices (reference samples with Matsuoka\`s composition; added 7o MgO, A1$_2$O$_3$, SiO$_2$) have been prepared by the conventional mixed oxide route. These additives were determined by the factors of valences and ionic radiuses. DC accelerated degradation test was performed for analysis of degradation characteristics versus the various additives. The conditions of DC degradation test were 115${\pm}$2$^{\circ}C$ for 12h. Using XRD and SEM, the Phase and microstructure of samples were analyzed respectively. E-J analysis was used to determine ${\alpha}$. Frequency analysis was accomplished to understand the relationship between R$\sub$g/ and $R_{b}$ with the electric stress at the equivalent circuit.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.473-476
• /
• 1998

ULSI 소자에서 폴리사이드 구조를 사용하고 dual 게이트 산화막에 대한 공정 특성을 최적화 하는 2스텝 게이트 산화막의 형성 공정에 관한 연구를 하였다. 이러한 특성의 측정은 HP4145B 파라메터 분석기와 C-V meter 그리고 multi-frequency LcR meter를 사용하여 2스텝 산화막의 공정 방법과 cleaning에 따른 게이트 사화막의 공정 특성에 대한 연관 관계로 연구하였다. I-V 특성 면에서는 G$_{ox}$ 80.angs.의 경우 base 210.angs.의 경우에서는 dual 210.angs.의 특성이 base 210.angs.에 비하여 상대적으로 열화된 특성을 나타내었다. CCST 결과에서는 G$_{OX}$ 80.angs.과 210.angs.에서 dual 게이트 산화막의 cleaning 방법으로 piranha cl'n 과 SCl cl'n 방법에서 우수한 결과를 얻을 수 있었다. 또한 게이트 전압의 벼화량에 대한 결과에서는 dual 산화막의 경우 초기상태에서는 호울포획 현상이 나타나다가 이후에는 전자포획 현상이 나타나는 결과를 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 D
• /
• pp.1459-1461
• /
• 1998

This paper provides the results of analysis of lightening arrester failed in the field. XRD was used for qualitative analysis and SEM for microstructure analysis of zinc oxide (ZnO) block. The failure of lightening arrester might occur due to the following reasons: the uneven size of zinc oxide grains and cement layers. the re-crystallization of zinc oxide grains resulting from electrical stress around impurities, and the presence of too large pores($\simeq$ 50 ${\mu}m$).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.719-722
• /
• 2003

This work investigates the device degradation p-channel PD SOI devices at various applied voltages as well as stress temperatures with respect to Body-Contact SOI (BC-SOI) and Floating-Body SOI (FB-SOI) MOSFETs. It is observed that the drain current degradation at the gate voltage of the maximum gate current is more significant in FB-SOI devices than in BC-SOI devices. For a stress at the gate voltage of the maximum gate current and elevated temperature, it is worth noting that the $V_{PT}$ Will be decreased by the amount of the HEIP plus the temperature effects. For a stress at $V_{GS}$ = $V_{DS}$ . the drain current decreases moderately with stress time at room temperature but it decreases significantly at the elevated temperature due to the negative bias temperature instability.