• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.52-52
• /
• 2012

최근 선진국을 중심으로 제조기술의 산업혁명이라고 불릴 정도로 큰 파급효과가 기대되는 자기조립기반의 산업공정기술을 확보하기 위한 많은 노력과 연구들이 활발하게 진행되고 있다. 자기조립(Self-Assembly) 현상은 자연에서 일어나는 자발적인 힘으로 원자 또는 분자 단위까지 구조물을 제어하고 bottom-up 방식(상향식: 원자/분자 스케일의 나노구조를 배열/조립하여 원하는 형태의 패턴을 만들어 내는 방식)으로 원하는 구조물을 설계/제작할 수 있는 능력을 가지고 있다. 기초적인 과학으로부터 출발한 자기조립기술은 최근 자기조립 응용개발에서 많은 성과를 이루어내면서 산업화 가능성을 크게 하고, 과학계와 산업계의 많은 관심을 불러일으키고 있다. 반도체 산업기술을 예측하는 ITRS 로드맵(2005년)에 의하면 directed self-assembly 방법이 새로운 미래 패터닝 기술로 개발되어 2016년경에 사용되고, 자기조립소재로 제작된 다양한 응용소자들은 새로운 미래소자로 개발될 것으로 예상하고 있다. 이에 맞추어 국내 기업들도 diblock copolymer를 이용한 나노패터닝 기술 확보를 위한 연구를 진행하고 있다. 또한 IBM은 자기조립기술을 반도체공정에 실험적으로 적용하여 자기조립기술이 생산 공정에 부분적으로 적용될 가능성이 크다는 것을 보여주었다. 산업계와 함께 학계의 연구센터에서는 산업화를 위한 자기조립 집적화 공정(Integrated process) 개발을 이루기 위하여 체계적으로 연구를 실시하고 있다. 미국의 Northeastern 대학의 CHN(Center for high-rate Nanomanufacturing) 연구센터는 자기조립 집적화에 용이한 새로운 개념의 소자를 제안하고 이를 집적화하기 위한 다양한 공정을 개발하고 있으며, Wisconsin 대학의 NSEC(Nanosacle Science and Engineering Center) 연구센터는 diblock copolymer를 이용한 나노패터닝 기술 개발에서 획기적인 결과를 도출하여 산업계에 적용될 가능성을 높이고 있다. 이와 같은 결과들로부터 앞으로의 자기조립기술에 대한 연구는 3차원 구조물을 제작할 수 있는 집적화 공정에 집중될 것이고, 이를 위하여 새로운 개념의 단순한 구조의 응용소자개발도 함께 추진될 것으로 판단된다. 또한 실용 가능성이 큰 집적화 공정으로 개발하기 위하여 기존의 top-down 방식을 접목한 bottom-up 방식의 자기조립 집적화 공정이 개발될 것으로 예상하고 있다. 이와 함께 자기조립공정은 반복되는 구조를 쉽게 제작할 수 있는 장점을 가지고 있어 다양한 응용소자 [태양전지(solar cell), 연료전지(fuel cell), 유연성 있는 전자기기(flexible electronics), 화면표시 장치(display device)] 제작에 쉽게 이용되어 새로운 산업을 창출할 수 있는 가능성을 보이고 있다. 본 자기조립 연구 센터에서는 이와 같은 자기조립 특성을 제조공정에 적용하여 혁신적인 제조공정기술을 확보하고자 연구를 진행하고 있다. 그러므로 본 발표에서 이와 같은 연구 흐름과 함께 본 센터에서 진행하고 있는 자기조립 제조방법을 소개하고자 한다. 이와 함께 자기조립방법을 이용하여 제작된 다양한 응용소자 개발 결과를 발표하고, 이를 top-down 방식과 접목하여 집적화공정으로 개발하는 전략을 함께 소개하고자 한다.

• ETRI Journal
• /
• 제10권4호
• /
• pp.60-68
• /
• 1988

반도체 제조분야에서는 소자의 고집적화와 특수용도 IC의 수요증대, 제조기술의 급속한 발전과 제조업체간 경쟁심화 등으로 복잡한 제조공정의 합리적인 관리와 고가의 공정장비 이용률 증대, 수율 및 생산성 향상을 위하여 제조공정 자동화가 활발하게 추진되고 있다. 본고는 반도체공정 자동화용 통신규격인 SECS 프로토콜을 이용하여 단위공정 장비를 상위 제어 시스팀에서 원격 감시제어하기 위한 시스팀 설계 방법에 관하여 기술한다.

• 한국결정성장학회:학술대회논문집
• /
• 한국결정성장학회 1996년도 제11차 KACG 학술발표회 Crystalline Particle Symposium (CPS)
• /
• pp.311-352
• /
• 1996

Peltier 효과를 이용한 열전소자는 열응담 감도가 좋고 선택적 냉각이 가능하며 무소음, 무진동 및 소형화의 장점으로 각종 전자부품의 국부냉각소자로 응용되고 있다. 또한 최근 냉매의 사용없이 냉각이 가능한 열전재료를 이용한 자동차나 가정용 에어컨 및 냉장고 등의 각종 냉방시스템의 개발도 크게 주목을 받고 있다. 기존의 Bi2Te3계 단결정 열전재료는 성능지수는 우수하나, 기계적 취약성에 기인하여 소자가공시 수율 저하가 가장 큰 문제점으로 지적되고 있다. 이와 같은 문제점을 해결하기 위해 최근 단결정에 비해 기계적 강도가 우수한 다결정 열전재료의 제조공정에 관한 연구가 활발히 이루어지고 있으며, 그 일환으로 기계적 합금화법을 이용한 열전재료의 제조공정이 연구되고 있다. 원료금속이 고 에너지 볼-밀 내에서의 연쇄적인 파괴와 압접에 의해 합금분말로 변화되는 기계적 합금화 공정은 상온공정으로 이를 사용하여 다결정 열전재료를 제조시 기존의 다결정 열전재료의 제조공정인 "용해 및 분쇄법'과 비교하여 제조단가를 낮출 수 있는 장점이 있다. 본 연구에서는 전자냉각소자용 열전재료로서 상온부근에서 성능지수가 가장 우수한 p형 (Bi,Sb)2Te3 및 n형 Bi2(Te,Se)3 합금분말을 기계적 합금화 공정으로 제조하여 분말 특성을 분석하였으며, 가압소결 후 열전특성의 변화거동을 연구하였다. 순도 99.99% 이상인 Bi, Sb, Te, Se granule을 (Bi1-xSbx)2Te3 및 Bi2(Te1-ySey)3 조성에 맞게 칭량하여 불과 분말의 무게비 5:1로 강구와 함께 공구강 vial에 장입 후, Spex mixer/mill을 이용하여 기계적 합금화 하였다. 기계적 합금화 공정으로 제조한 분말에 대한 X-선 회절분석과 시차 열분석으로 합금화 정도를 분석하였다. (Bi1-xSbx)2Te3 및 Bi2(Te1-ySey)3 합금분말을 10-5 torr의 진공중에서 300℃∼550℃의 온도로 30분간 가압소결하였다. 가압소결체의 파단면에서의 미세구조를 주사전자현미경으로 관찰하였으며, 상온에서 가압소결체의 열전특성을 측정하였다. (Bi1-xSbx)2Te3의 기계적 합금화에 요구되는 공정시간은 Sb2Te3 함량에 따라 증가하여 x=0.5 조성에서는 4 시간 45분, x=0.75 조성에서는 5 시간, x=1 조성에서는 6 시간 45분의 vibro 밀링이 요구되었다. n형 Bi2(Te1-ySey)3 합금분말의 제조에 요구되는 밀링시간 역시 Bi2Se3 함량 증가에 따라 증가하였으며 Bi2(Te0.95Se0.05)3 합금분말의 제조에는 2시간, Bi2(Te0.9Se0.1)3 및 Bi2(Te0.85Se0.15)3 합금분말의 형성에는 3시간의 bivro 밀링이 요구되었다. 기계적 합금화로 제조한 p형 (Bi0.2Sb0.8)2Te3 및 n형 Bi2(Te0.9Se0.1)3 가압 소결체는 각기 2.9x10-3/K 및 2.1x10-3/K 의 우수한 성능지수를 나타내었다.

• 광학세계
• /
• 통권102호
• /
• pp.18-21
• /
• 2006

최근에는 난이도가 높은 다양한 초정밀 광학 소자, 비구면 광학 소자나 마이크로 광학 소자 등 대부분의 가공 공정이 초정밀이면서 초미세한 연삭 가공에 의해 이루어지게 되었다. 그리고 일반적으로 초정밀 및 미세 가공 기술로서 자주 예로 드는 반도체 공정 기술에서는 제조가 어려운 다양한 광학 재료, 광학 부품 가공에 자유롭게 접근할 수 있는 초정밀 및 초미세 기계 가공으로서의 연삭 가공 기술의 진보가 새롭게 인식되기 시작했다고 할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.31-31
• /
• 2000

Al2O3는 높은 화학적, 열적 안정성으로 인하여 미세전자 산업에서 절연막이나 광전자소자의 재료로써 널리 이용되고 있다. 특히, 사파이어는 고위도의 LED, 청색 LD의 재료인 GaN 계열의 III-Nitride 물질을 성장시킬 때 필요한 기판으로 보편적으로 사용되고 있다. 이러한 GaN계열의 광소자 제조에서 사파이어 기판을 적용시 지적되는 문제점들 중의 하나는 소자제조 후 사파이어의 결정 구조 및 높은 경도에 의해 나타나는 cutting 및 backside의 기계적 연마가 어렵다는 것이다. 최근에는 이온빔 식각이나 이온 주입 후 화학적 습식 시각, reactive ion etching을 통한 사파이어의 건식 식각이 소자 분리 및 backside 공정을 우해 연구되고 있다. 그러나 이러한 방법을 이용한 사파이어의 식각속도는 일반적으로 15nm/min 보다 작다. 높은 식각율과 식각후 표면의 작은 거칠기를 수반한 사파이어의 플라즈마 식각은 소자 제조 공정시 소자의 isolation 및 lapping 후 연마 공정에 이용할 수 있다. 본 연구에서는 평판 유도결합형 플라즈마를 이용하여 Cl2/BCL3/Ar 의 가스조합, inductive power, bias voltage, 압력, 기판온도의 다양한 공정 변수를 통하여 (0001) 사파이어의 식각특성을 연구하였다. 사파이어의 식각속도는 inductive power, bias voltage, 그리고 기판 온도가 증가할수록 증가하였으며 Cl2에 BCl3를 50%이하로 첨가할 때 BCl3 첨가량이 증가할수록 식각속도 및 식각마스크(photoresist)와의 식각선택비가 증가하는 것을 관찰하였다. 또한, Cl3:BCl3=1:1의 조건에 따라 Ar 첨가에 따른 식각속도 및 표면 거칠기를 관찰하였다. 본 연구의 최적 식각조건인 40%Cl2/40%BCl3/20%Ar, 600W의 inductive power, -300V의 bias voltage, 30mTorr의 압력, 기판온도 7$0^{\circ}C$에서 270nm/min의 사파이어 식각속도를 얻을수 있었다. 그리고 이러한 식각조건에서 표면의 거치기를 줄일수 있었다. 사파이어 식각은 보편적인 사파이어 lapping 공정시 수반되어 형성된 표면의 거치기를 줄이기 위한 마지막 공정에 응용될수 있다. 사파이어의 식각시 나타나는 식각 부산물은 플라즈마 진단방비인 optical emission spectroscopy (OES)를 통하여 관찰하였고, 식각시 사파이어의 표면성분비 변화 및 표면의 화학적 결합은 X-ray photoelectron spectroscopy(XPS)를 사용하여 측정하였다. 시각 전, 후의 표면의 거칠기를 scanning electron microscopy(SEM)을 통하여 관찰하였다.

• 전자통신동향분석
• /
• 제26권2호
• /
• pp.111-125
• /
• 2011

기능성 전자 잉크와 인쇄 공정이 적용되는 인쇄전자는 기존 전자소자 제조 공정 대비해서 저비용, 대면적화, 저온/고속/단순/친환경 공정이 가능할 뿐만 아니라, 기존 제조 공정으로 다루기 어려운 다양한 유기 전자재료의 활용가능성이 높아 전자소자 및 부품분야의 새로운 패러다임이 될 것으로 판단되고 있다. 세계 인쇄전자 시장도 2010년 3억 7천만 달러에서 2020년 370억 달러, 그리고 2030년 3,360억 달러로 연평균 40% 이상의 높은 성장이 전망되는 등 미래는 낙관적이다. 반면 현재의 인쇄전자 기술은 소재 및 공정기술의 한계로 성능, 집적도, 내구성 등이 취약하여 본격적인 시장 형성은 지연되고 있다. 즉, Material/Substrate와 Printing Machine 분야가 인쇄전자 산업 성장의 단기적인 병목이 되고 있다. 그러나 이 부분은 기술 발전에 따라 해결이 가능해지고 그 이후로는 Design/Process 분야의 중요성이 부각될 전망이다. 인쇄전자 산업의 활성화를 위해서는 산업의 가치사슬을 구성하고 있는 Material/Substrate, Printing Machine, Design/Process 각 분야들 간의 유기적인 협력을 통한 기술발전이 이루어져야 할 것이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.257-257
• /
• 2010

최근 저항 변화 메모리는 종래의 비휘발성 기억소자인 Flash memory보다 access time(writing)이 105배 이상 빠르고, DRAM과 같이 2~5 V 이하의 낮은 전압 특성 및 간단한 제조 공정 등으로 차세대 비휘발성 메모리 소자로 주목 받고 있지만, 여전히 소자의 Endurance 및 Retention 특성 등의 신뢰성 문제를 해결해야 할 과제로 안고 있다. 이러한 문제점들을 해결하기 위해 페로브스카이트계 산화물 또는 이원 산화물 등의 다양한 저항 변화 물질에 대한 연구가 진행되고 있다. 하지만, 현재 주로 연구되고 있는 금속 산화물계 물질들은 그 제조 공정상 산소에 의한 다수의 산소 디펙트 형성과 제작 시 쉽게 발생할 수 있는 표면 오염의 문제점을 안고 있다. 본 연구는 기존의 금속 산화물계 박막의 제조 공정에서 발생하는 문제점을 해결하기 위해 질화물계 박막을 저항변화 물질로 도입함으로써, 기존의 저항 변화 물질의 장점인 간단한 공정 및 저전압/고속 동작 특성을 동일하게 유지 할 뿐 아니라, 그 제조 공정상 발생하는 다수의 산소 디펙트와 표면 오염의 문제를 해결함으로써, 보다 고효율을 가지며 재현성이 우수한 메모리 소자를 구현 하고자 한다 [1, 2]. 본 연구를 위해 Pt/AlN/Pt 구조의 Metal/Insulator/Metal(MIM) 저항 변화 메모리를 제작 하였다. 최적의 저항 변화 특성 조건을 확인하기 위해 70~200nm까지 두께 구분과 N2 가스 분위기의 열처리 온도를 $200{\sim}600^{\circ}C$까지 진행 하였다. 본 소자의 저항 변화 특성 실험은 Keithley 4200-SCS을 이용하여 진행 하였다. 실험 결과, AlN의 최적의 두께 및 열처리 온도 조건은 130nm/$500^{\circ}C$였으며, 안정적인 unipolar 저항 변화 특성을 확인 활 수 있었다.

• 공업화학전망
• /
• 제22권3호
• /
• pp.1-5
• /
• 2019

차세대 디스플레이 소자로서 상용화된 유기발광소자(OLED)는 현재 진공기반의 증착공정을 통해서 제작되므로 제조공정 비용이 높다. 진공 증착공정을 용액공정으로 교체하면 공정 비용을 크게 절감할 수 있지만, 용액공정으로 다층 박막 구조를 형성하기 어렵다는 문제점이 있다. 다층 구조를 제작할 때 이미 형성된 하부 박막 위에 새로 형성되는 박막이 하부 박막에 영향을 주기 때문이다. 이를 해결하기 위한 방법으로서 용액 공정용 잉크 용매의 내용제성을 증가시켜 상부 박막을 코팅할 때 하부 박막이 용해되거나 손상을 입지 않도록 하는 가교형 소재를 이용한 방법이 있다. 본 원고에서는 OLED 소자를 용액공정으로 제작하기 위한 가교형 정공 수송 재료의 특징과 개발 현황에 대해 소개하고자 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.217.1-217.1
• /
• 2015

본 연구에서는 차세대 투명소자의 기본 요구사항인 투명 산화물 TFT를 제조하는데 가장 유망한 재료인 IGZO (Indium-Gallium-Zinc oxide) 박막의 구동 안정성과 신뢰성을 높이기 위한 후처리 기술을 제시하고자 한다. 이는 기존의 400도 이상의 고온 후열처리 공정을 대체할 수 있는 기술로써, IGZO 박막의 스퍼터링 공정 후에 동일 챔버에서 전자빔 조사를 통해 수분 이하의 고속 후처리를 진행함으로써 가능하다. 본 발표에서는 전자빔 후처리 공정을 통해 얻어지는 IGZO 기반의 TFT 소자 물성에 대해서 소개가 이루어질 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.626-626
• /
• 2013

P-N 접합에 의해 절연된 게이트를 통해 전류 통로를 제어하는 접합형 전계효과 트랜지스터(Junction Field Effect Transistors; JFETs)는, 입력 임피던스가 크고, 온도에 덜 민감하며, 제조가 간편하여 집적회로(IC) 제조가 용이하고, 동작의 해석이 단순하다는 장점을 가지고 있다. 특히 JFET는 선형적인 전류의 증폭 특성을 가지고 있으며, 잡음이작기 때문에, 감도가 우수한 음향 센서의 증폭회로, 선형성이 우수한 증폭회로, 입력 계측 증폭 회로 등에 주로 사용되고 있다. 기존에 사용되는 JFET 소자는 구조와 제조 공정에 따라서, 컷 오프 전압($V_{cut-off}$)과 드레인-소스 포화 전류($I_{DSS}$)의 변화가 심하게 발생하여, 소자의 전기적 특성 제어가 어렵고, 소자의 수율이 낮다는 문제점이 있다. 본 연구에서는 TCAD 시뮬레이션을 통해 게이트 전압에 의해 채널이 형성되는 채널 층의 상하부에 각각 $Si_xGe_{1-x}$로 이루어진 상부 및 하부 확산 저지층을 삽입한 JFET 소자 형성하여, 게이트 접합부의 접합 영역 확산을 저지하고, 상기 게이트 접합부가 계면에서 날카로운 농도 구배를 갖도록 함으로써, 공정 변화에 따른 전기적 특성의 편차가 작아지는 JFET 소자 구조를 만들어 전기적 특성을 개선하였다. JFET은 채널층에 삽입된 $Si_xGe_{1-x}$ 층의 두께, Ge 함유량 및 n채널층의 두께를 변화하였을 때, off 상태의 게이트-소스 전압이 감소한 반면에 드레인-소스 포화 전류($I_{DSS}$)와 컨덕턴스(gm) 값이 증가하였다. 삽입된 $Si_xGe_{1-x}$층이 Boron이 밖으로 확산되는 현상이 감소하여 채널이 좁아지는 현상을 막아 소자의 전기적 특성을 개선함으로써 제조공정의 변화에 관계없이 컷오프 전압을 정확하고 안정되게 제어할 수 있고 이를 통해 소자의 수율을 높일 수 있을 것으로 기대된다.