• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.26 no.5
• /
• pp.483-491
• /
• 2015

This paper describes the design optimization of parasitic elements used for TACAN broadband antenna. We deployed parasitic elements arranged in a circular array to electronically rotate the antenna instead of employing a mechanically rotated antenna to generate the composite radiation pattern of 15 Hz and 135 Hz including bearing information and to meet the harmonic contents specification of MIL-STD-291C. We performed the simulation for optimization of the parasitic elements and fabricated the antenna composed of 16 parasitic elements of 15 Hz and 63 parasitic elements of 135 Hz. With harmonics magnitude reduction by increasing the number of steps using vector composition of the reflectors, the measured result meets the specification of MIL-STD-291C.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.596-596
• /
• 2012

모듈 상태에서의 태양전지 효율에 영향을 주는 외부 요인으로는 풍력과 눈 등의 하중으로 인한 물리적 스트레스와 자외선을 포함하는 광범위한 파장 대역의 빛의 영향 등이 있다. 따라서 본 연구에서는 태양전지의 야외 노출 시간에 따른 소자의 특성 및 효율 변화를 분석하고자 효율이 17.14%인 결정질 태양전지를 18시간 야외에서 노출 시켜 6시간 간격으로 전기적 특성을 분석해 태양전지의 여러 파라미터 변화를 분석하고자 한다. 본 실험에서는 태양전지의 외부 노출에 의한 소자 특성 및 파미미터 변화를 확인하고자 일정 시간 간격으로 노출 된 solar cell에 대한 Dark I-V, Light I-V 측정을 하였다. DIV 측정을 통해 노출 시간이 증가할수록 동일전압 대비 current가 증가하는 것을 알 수 있었다. 또한 역방향 전압에서는 누설전류가 증가함을 확인하였다. Turn-on 전압 감소와 누설전류 증가, 직렬저항의 변화로 인한 소자의 파라미터 변화를 확인하기 위한 LIV 측정에서는 노출 시간 증가에 따라 단락전류 $0.177(mA/cm^2)$, 개방전압 2.699 (mV), 곡선인자 0.5%가 감소하였으며, 소자의 효율도 0.27% 감소하였다. 이처럼 태양전지의 외부 노출은 소자의 파라미터를 감소시키고 최종적으로 소자의 효율을 저해하는 원인이 됨을 확인하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.85-85
• /
• 2012

NiO는 니켈 공공과 침입형 산소 이온에 의한 비화학적양론 특성 때문에 자발적으로 p-형 반도체 특성을 나타내는 것으로 알려져 있다. NiO는 3.7 eV 의 넓은 밴드갭을 가지고 있어 투명소자를 위한 hole injection layer 나 hole transport layer로 사용하기 위한 연구가 많이 이루어지고 있다. 또한, 안정적인 p-형 반도체 특성은 n-형 산화물 반도체와의 접합을 통해 복합소자의 구현이 용이하기 때문에, ZnO 등과의 접합을 통한 소자 구현이 가능하다.[1] 하지만, 기존의 많은 연구에서는 내부의 결함이 많이 존재하는 다결정 박막을 사용하였기 때문에, 전하의 이동에 제한이 발생해, 충분한 소자 특성을 나타내지 못하였다. 최근 Dutta의 연구에 의하면, 결정질 사파이어 기판위에 박막을 성장할 경우 [111] 방향으로 우선 배향성을 가진 NiO 박막을 얻을 수 있다고 알려져 있다.[2] 본 실험에서는 NiO 박막을 이용한 PN 접합소자 구현을 위해 사파이어 위에 p-NiO 박막을 에피택셜하게 성장한 후 구조적 특성을 분석하였으며, n-ZnO 박막을 그 위에 성장하여 소자를 제작하였다. 그 결과 ZnO 또한 에피택셜한 성장을 하는 것을 확인할 수 있었다. 성장순서에 따른 PN 접합구조 특성을 확인하기 위해 사파이어 위에 ZnO 를 성장시킨 후 NiO 를 성장시킨 결과 NiO 박막의 우선성장 방향이 [100]으로 변하는 것을 확인할 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.12
• /
• pp.3079-3084
• /
• 2014

When an integrated circuit device is burned out under high-intense radiation and device-level simulation that usually requires manufacturer's proprietary information is not available, experimental conformation of a failure mechanism is often the only choice. To distinguish Latchup from other causes experimentally, a new combination of multiple techniques have been developed and demonstrated. Power supply circumvention, hot-spot monitoring using an infrared camera, and supply current monitoring techniques were implemented for the conformation of the Latchup.

• Proceedings of the Acoustical Society of Korea Conference
• /
• autumn
• /
• pp.333-336
• /
• 2000

본 논문에서는 Monte-Carlo simulation과 deterministic simulation을 합성한 방법으로 특성허용 패턴을 만족하는 개별소자의 오차범위를 가중치에 따라 차별적으로 규정을 하였다. 일반적으로 사용되는 통계적인 방법은 불규칙한 특성을 갖는 랜덤오차를 정규분포를 갖는 랜덤변수로 모델링을 하여 허용 패턴으로부터 오차의 범위를 규정하는데, 이렇게 구해진 범위는 개별소자의 가중치의 영향을 고려하지 않고 일률적인 특성을 나타낸다는 단점이 있다. 이에 반해 deterministic simulation을 통해서 얻어진 오차의 범위는 가중치에 따라서 상대적인 범위를 결정할 수 있지만 해석 하고자하는 배열소자의 개수에 따라서 계산량이 지수승으로 증가하는 단점이 있어 10개 이상의 소자를 갖는 배열에는 적합하지 않다. 이러한 단점을 보완하기 위해서는 본 논문에서는 Monte-Carlo simulation과 deterministic simulation의 합성적 방법을 사용해서 배열소자의 증가에 따른 계산량의 증가를 줄이면서 각 가충치에 따라 상대적인 개별오차의 허용범위를 결정하였다. 그리고 이렇게 규정된 오차의 범위를 간단한 모의 실험을 통해서 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.84-85
• /
• 2017

본 논문은 LLC 공진형 컨버터의 고전력밀도를 위한 IM(Integrated Magnetics)을 제안한다. 일반적으로 컨버터의 전력밀도는 사용되는 변압기, 인덕터와 같은 자기소자에 의해 결정되므로, 평판형 자기소자(Planar Magnetics)는 고 전력밀도화에 매우 적합하다. 하지만 LLC 공진형 컨버터에 평판형 자기소자를 적용할 경우 높은 자기 결합도에 의해 공진을 위한 충분한 누설 인덕턴스를 얻을 수 없다. 따라서 공진동작을 위한 추가적인 인덕터의 사용이 필수적이며, 전력밀도는 감소하게 된다. 반면, 제안방식은 자기소자 내부에 형성되는 두 개의 자화 인덕터를 공진 인덕터로 사용하기 때문에 공진동작에 필요한 누설 인덕터가 필요하지 않다. 또한, 이러한 두 개의 자화 인덕터는 하나의 자기소자에 집적화 할 수 있으므로 고 전력밀도에 유리한 구조를 갖는다. 더불어, 공진동작에 필요한 모든 파마리터가 설계자의 의도대로 설계가능하기 때문에 컨버터 최적설계가 매우 유리하다. 제안방식의 타당성을 확인하기 위하여 자기소자 모델을 통한 효율분석 및 350W-800kHz 시작품에 대한 실험결과를 제시한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.248-248
• /
• 2010

CMOS 축소화가 32nm node를 넘어서 지속적으로 진행되기 위하여 FinFET, Surround Gate and Tri-Gate와 같은 Fully Depleted 3-Dimensional 소자들이 SCE를 다루기 위해서 많이 제안되어 왔다. 하지만 소자의 축소화를 진행함에 있어서 좁고 균일한 patterning을 형성하는 것과 동시에 낮은 Extension Region과 Contact Region에서의 Series Resistance을 제공하여야 하고 Source/Drain Contact Formation을 확보하여야 한다. 그리고 소자의 축소화가 진행됨으로써 Silicide의 응집현상과 Source/Drain Junction의 누설전류에 대한 허용범위가 점점 엄격해지고 있다. ITRS 2005에 따르면 32nm CMOS에서는 Contact Resistivity가 대략 $2{\times}10-8{\Omega}cm2$이 요구되고 있다. 또한 Three Dimensional 소자에서는 Fin Corner Effect가 Channel Region뿐만 아니라 S/D Region에서도 중대한 영향을 미치게 된다. 따라서 본 논문에서 제시하는 Novel S/D Contact Formation 기술을 이용하여 Self-Aligned Dual/Single Metal Contact을 이루어Patterning에 대한 문제점 해결과 축소화에 따라 증가하는 Contact Resistivity 문제점을 해결책을 제시하고자 한다. 이를 검증하기3D MOSFET제작하고 본 기술을 적용하고 검증한다. 또한 Normal Doping 구조를 가진3D MOSFET뿐만 아니라 SCE를 해결하기 위해서 대안으로 제시되고 있는 SB-MOSFET을 3D 구조로 제작하고, 이 기술을 적용하여 검증한다. 그리고 Silvaco simulation tool을 이용하여 S/D에 Metal이 Contact을 이루는 구조가 Double type과 Triple type에 따라 Contact Resistivity에 미치는 영향을 미리 확인하였고 이를 실험으로 검증하여 소자의 축소화에 따라 대두되는 문제점들의 해결책을 제시하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.259-259
• /
• 2016

반도체 산업 전반에 걸쳐 이루어지고 있는 연구는 소자를 더 작게 만들면서도 구동능력은 우수한 소자를 만들어내는 것이라고 할 수 있다. 따라서 소자의 미세화와 함께 트랜지스터의 구동능력의 향상을 위한 기술개발에 대한 필요성이 점차 커지고 있으며, 고유전(high-k)재료를 트랜지스터의 게이트 절연막으로 이용하는 방법이 개발되고 있다. High-k 재료를 트랜지스터의 게이트 절연막에 적용하면 낮은 전압으로 소자를 구동할 수 있어서 소비전력이 감소하고 소자의 미세화 측면에서도 매우 유리하다. 그러나, 초미세화된 소자를 제작하기 위하여 high-k 절연막의 두께를 줄이게 되면, 전기적 용량(capacitance)은 커지지만 에너지 밴드 오프셋(band-offset)이 기존의 실리콘 산화막(SiO2)보다 작고 또한 열공정에 의해 쉽게 결정화가 이루어지기 때문에 누설전류가 발생하여 소자의 열화를 초래할 수 있다. 따라서, 최근에는 이러한 문제를 해결하기 위하여 게이트 절연막 엔지니어링을 통해서 누설전류를 줄이면서 전기적 용량을 확보할 수 있는 연구가 주목받고 있다. 본 실험에서는 high-k 물질인 Ta2O5와 SiO2를 적층시켜서 누설전류를 줄이면서 동시에 높은 캐패시턴스를 달성할 수 있는 게이트 절연막 엔지니어링에 대한 연구를 진행하였다. 먼저 n-type Si 기판을 표준 RCA 세정한 다음, RF sputter를 사용하여 두께가 Ta2O5/SiO2 = 50/0, 50/5, 50/10, 25/10, 25/5 nm인 적층구조의 게이트 절연막을 형성하였다. 다음으로 Al 게이트 전극을 150 nm의 두께로 증착한 다음, 전기적 특성 개선을 위하여 furnace N2 분위기에서 $400^{\circ}C$로 30분간 후속 열처리를 진행하여 MOS capacitor 소자를 제작하였고, I-V 및 C-V 측정을 통하여 형성된 게이트 절연막의 전기적 특성을 평가하였다. 그 결과, Ta2O5/SiO2 = 50/0, 50/5, 50/10 nm인 게이트 절연막들은 누설전류는 낮지만, 큰 용량을 얻을 수 없었다. 한편, Ta2O5/SiO2 = 25/10, 25/5 nm의 조합에서는 충분한 용량을 확보할 수 있었다. 적층된 게이트 절연막의 유전상수는 25/5 nm, 25/10 nm 각각 8.3, 7.6으로 비슷하였지만, 문턱치 전압(VTH)은 각각 -0.64 V, -0.18 V로 25/10 nm가 0 V에 보다 근접한 값을 나타내었다. 한편, 누설전류는 25/10 nm가 25/5 nm보다 약 20 nA (@5 V) 낮은 것을 확인할 수 있었으며 절연파괴전압(breakdown voltage)도 증가한 것을 확인하였다. 결론적으로 Ta2O5/SiO2 적층 절연막의 두께가 25nm/10nm에서 최적의 특성을 얻을 수 있었으며, 본 실험과 같이 게이트 절연막 엔지니어링을 통하여 효과적으로 누설전류를 줄이고 게이트 용량을 증가시킴으로써 고집적화된 소자의 제작에 유용한 기술로 기대된다.

• Journal of Korean Association for Spatial Structures
• /
• v.9 no.3
• /
• pp.67-74
• /
• 2009

Presently means of utilizing sensors such as Piezoelectric(PZT) Element for evaluating the affect of oscillator, strain gauge for analyzing physical changes and use of Fiber Bragg Grating(FBG) Sensor are widely practiced in the field. In this study, PZT and FBG sensors were used to tearing damage of cable systems in these sensors. Cable systems are a construction of elements carrying only tension and no compression or bending in membrane structure. But damage detection of cable systems by using existing safety diagnosis is difficult to detect the characteristic change of overall structural action. If cable snaps are occurred to cable release and tear in tension structures, these are set up a vibration. So, we used piezo-electric materials and result of experiment using this was compared with result of experiment using FBG sensors The purpose of this research is to develop of damage detection method of cable system in tensile stress.

• Proceedings of the Korea Association of Crystal Growth Conference
• /
• 1997.10a
• /
• pp.149-154
• /
• 1997

광소자 및 새로운 개념의 전력소자 응용을 위하여 Wide Bandgap 반도체에 대한 관심이 급증되고 있다. 특히 직접천이형인 GaN는 청색 발광소자 응용 및 고출력, 고주파용 전력소자 응용에 이상적인 전자물성을 갖고 있다. 따라서 본 연구에서는 GaCl$_3$와 NH$_3$를 source gas로 하는 CVPE법을 사용하여 (0001) sapphire와 비교하였다. 기판의 증착온도 104$0^{\circ}C$에서 source gas의 III/V flow rate를 2로 분석하여 45분간 성장시킨 경우 그 증착속도는 약 40 $\mu\textrm{m}$/hr 정도였으며, 이 때 XRD을 향상시키기 위하여 증착이전에 기판의 표면에 증착온도에서 NH$_3$를 이용한 nitridation 처리를 하였으며, 그 처리시간이 3분일 때 XRD의 FWHM 특성이 가하여 조사한 결과 363 nm에서 peak가 검출되었다. 본 연구에서는 양질의 GaN 박막성장을 위한 증착조건 인자중 source gas의 flow rate가 가장 중요한 변수임을 적정 온도 범위가 75$0^{\circ}C$ 근처로 조사되었다. 실험과 모사결과의 박막 증착 최적온도의 차이는 GaN 증착시의 반응 Kinetics가 느리기 때문인 것으로 해석된다.