• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.9
• /
• pp.1739-1747
• /
• 1994

This study is concerned with a feeding method of microstrip patch antennas with different widths as feeding elements in order to obtain the appropriate radiation patterns of nonuniform array antennas. We analyze a microstrip patch antenna based on the transmission line model and derive that the ratio of current is equal to that of the input impedances of array antenna elements in case that the feed-line length between elements of array antenna is equal to the integer times of $\lambda_g$. We measure the radiation patterns of the nonuniform microstrip patch array antenna with 6 and 9 elements. The patterns measured are well agreed with the theoritically calculated patterns. Thus, this result can be utilized in the implementation of a feed network in nonuniform array antennas.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.96-96
• /
• 2011

ZnO는 실온에서 3.37 eV의 큰 밴드갭 에너지와 60 meV의 높은 exciton binding energy를 가지고 있어 광소자를 만드는데 큰 관심을 얻고 있다. 또한 최근에는 ZnO를 기반으로 한 동종접합 전광소자를 만드는데 성공하였다. 그러나 소자의 성능을 높이기 위해 여러 가지 개선할 사항이 있다. 그 중에 하나는 캐리어를 잘 주입 시키기 위한 금속-반도체 접합을 구현하는 것이다. 이러한 문제를 개선하기 위해서는 ZnO 기반으로 한 낮은 비저항을 가진 소자가 필요하다. 일반적으로 n-type ZnO Ohmic 접합에서 쓰이는 금속은 Ti/Au, Ta/Au, Al/Au 등이 있다. 실험방법은 c-plane 사파이어 기판 위에 펄스 레이저 증착 방법으로 3시간 동안 $500^{\circ}C$ 환경에서 ZnO 박막을 성장하고, 표면을 고르게 하기 위해 $1000^{\circ}C$에서 1분 동안 열처리를 진행하였다. 샘플 위에 photo-resist 코팅을 한 다음 transfer length method(TLM)를 이용하기 위해 포토리소그래피 장비를 통하여 샘플을 노광하였다. 그 위에 Ti/Au (30 nm/80 nm)를 E-beam/thermal evaporation으로 증착 하였다. 이는 일반적인 반도체 공정과 Lift-off방식을 이용하여 패터닝 하였다. 샘플을 열처리하는 것은 금속과 반도체의 접촉 접착과 전기적인 성질을 개선하고 응력과 계면 결함을 감소시키기 때문에 샘플을 100, 200, 300, 400, $500^{\circ}C$에서 각각 열처리하였다. 저항을 구하기 위해 각각 열처리된 샘플과 as-deposited의 전류, 전압 특성을 측정하고, 이러한 실험 방법으로 n-type ZnO의 Ohmic 접합을 구현하는 것이 목표이다.

• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 2003.05a
• /
• pp.762-769
• /
• 2003

본 연구에서는 적층형 압전소자를 이용하여 초소형 및 슬림형 광디스크 드라이브용 광픽업 구동기를 개발하였다. 최근에 휴대용 정보기기의 급격한 발달로 인해 다양한 형태의 초소형 정보저장기기가 사용되고 있으며 착탈식 형태의 초소형 광디스크를 사용하는 ODD가 개발 중에 있다. 적층 형태의 압전소자와 유연 힌지 형태의 변위 확대기구를 사용하여 구동기의 출력 힘과 허용 변위를 증가시키도록 설계하였다. 압전형 구동기의 동특성을 고려한 모델링과 이론적 해석을 통해 목표 변위와 성능을 만족하도록 설계 변수를 최적화하였고 이를 ANSYS를 이용한 해석과 비교하였다. 상용화된 적층형 압전소자를 이용한 prototype 올 제작하여 실험을 수행하였으며 이론적인 예상 값과 잘 일치함을 보였다. 이와 같은 이론적 해석과 실험 결과를 토대로 높이가 2.5mm이며 15V 에서 $\pm$400$\mu\textrm{m}$의 변위를 갖는 슬림형 및 초소형 ODD에 적합한 압전형 구동기를 설계하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.223.2-223.2
• /
• 2013

비정질 실리콘은 태양전지, 트랜지스터, 이미지 센서 등 다양한 분야에서 응용되고 있으며 새로운 박막 소자 개발을 위한 소재로서 많은 연구가 진행되고 있다. 하지만 소자개발에 있어 공정상에서 발생하는 비정질 실리콘 박막의 높은 응력(stress)은 소자의 특성을 떨어뜨리는 문제점을 갖는다. 따라서 우수한 특성의 소자 개발을 위해서는 보다 낮은 응력을 갖는 비정질 실리콘 박막 증착 및 공정 조건에 따른 응력 조절이 필요하다. 저응력의 비정질 실리콘 박막 증착은 보다 낮은 반응온도에서 증착속도를 최소로 하여 성장되어야 하는데 이는 플라즈마기상증착(Plasma enhanced chemical vapor deposition, PECVD) 시스템에 의해 가능하다. 따라서 본 연구에서는 PECVD 시스템을 사용하여 비정질 실리콘 박막을 증착하였고 그 특성을 분석하였다. 이 때 증착 온도, rf 파워, 공정 압력은 실험결과로부터 얻어진 낮은 박막 증착속도 하에서 안정적으로 증착이 가능한 조건으로 일정하게 유지하여 실험하였다. 공정 가스는 SiH4/He/N2의 혼합가스를 사용하였고 응력 조절을 위해 SiH4/He 가스비를 일정한 비율로 변화하여 비정질 실리콘 박막을 증착하였다. 증착된 박막의 두께 및 표면 특성은 field emission scanning electron microscopy 및 atomic force microscopy를 이용하여 분석하였고, energy dispersive X-ray 분석을 통하여 정량 및 정성적 분석을 수행하였다. 그리고 stress measurement system을 이용하여 박막의 응력을 측정하였고 X-ray diffraction 측정 및 ellipsometry 측정으로부터 증착된 박막의 결정성, 굴절률 및 oiptical bandgap을 분석하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.21 no.3
• /
• pp.221-229
• /
• 2002

In thin paper, error tolerance of each array element which satisfies error tolerance of beam pattern is decided by using the Monte-Carlo method. Conventional deterministic method decides the error tolerance of each element from the acceptance pattern by testing all cases, but this method is not suitable for the analysis of large number of array elements because the computation resources increase exponentially as the number of array elements increases. To alleviate this problem, we applied new algorithm which reduces the increment of calculation time increased by the number of the array elements. We have validates the determined error tolerance region through several simulation.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.1
• /
• pp.62-68
• /
• 1989

In this paper, Analog/Digital BCDMOS technology that the bipolar devices for driver applications CMOS devices for logic applications, and DMOS devices for high voltage applications is pressented. An optimized poly-gate p-well CMOS process is chosen to fabricate the BCDMOS, and the basic concepts to desigh these devices are to improve the characteristics of bipolar, CMOS & DMOS with simple process technology. As the results, $h_{FE}$ value is 320 (Ib-$10{\mu}A$ for bipolar npn transistor, and there is no short channel effects for CMOS devices which have Leff to $1.25{\mu}m$ and $1.35{\mu}m$ for n-channel and p-channel, respectively. Finally, breakdown voltage is obtained higher than 115V for DMOS device.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1205-1206
• /
• 2008

본 실험에서는 CMOS 공정에서 사용하는 실리콘 트렌치 공정을 이용하여 분절된 트렌치 바디 접촉구조를 형성, 60 V급 전력 MOSFET 소자를 제작하였으며, 결과 소자의 면적을 증가시키지 않고도 제어되지 않은 유도성 스위칭 (UIS) 상황에서 낮은 전도 손실과 높은 항복 에너지 ($E_{AS}$)를 구현하였다. 분절된 트렌치 접촉구조는 소자의 사태 파괴시 n+ 소스 아래의 정공전류를 억제한다. 이는 트렌치 밑 부분에서부터 이온화 충돌이 일어나기 때문이며, 이는 기생 NPN 바이폴라 트랜지스터의 활성화를 억제하여 항복 에너지를 증가시킨다. 기존 소자의 항복 전압은 69.4 V이고 제안된 소자의 항복 전압은 60.4 V로 13% 감소하였지만, 항복 에너지의 경우, 기존소자가 1.84 mJ인데 반하여 제안된 소자는 4.5 mJ로 144 % 증가하였다. 트렌치의 분절 구조는 n+ 소스의 접촉영역을 증가시켜 온 저항을 감소시키며 트렌치 바디 접촉구조와 활성영역의 균일성을 증가시킨다.

• The Journal of the Acoustical Society of Korea
• /
• v.20 no.5
• /
• pp.54-60
• /
• 2001

This paper investigates the equivalent circuit analysis method for the multi-functional device in mobile telephones, which works both as a buzzer and a vibrator in a single unit form. With a representative multi-functional device, we construct the corresponding equivalent circuits for the buzzer mode and the vibrator mode of the device, respectively, and analyze the performance of each of the modes. For proper construction of the circuit, we analyze the structure and operation mechanism of the device, and develop a computer simulation tool to simulate the behavior of the device. Validity of the analysis method is verified through comparison of the analysis results with experimental measurement results, which shows good agreement between the two sets of data.

• The Journal of the Acoustical Society of Korea
• /
• v.22 no.6
• /
• pp.496-504
• /
• 2003

In this paper, the error tolerance of each array element to ensure a given specified error level for the array pattern is analyzed using the Genetic Algorithm. In the conventional deterministic method for synthesis of sonar way problems the computational resource required in the simulation grows rapidly as the number of way elements increases. To alleviate this numerical inefficiency, the Monte-Carlo method may be considered as an alternative technique for array syntheses. However, it is difficult to apply the method to the synthesis of array patterns because of its relatively lower accuracy in spite of moderate computational complexity. A new analysis method for estimating error tolerances in sonar arrays is Proposed since the Genetic Algorithm has significant promise to efficiently solve way synthesis problems. Through several numerical tests in linear and planar arrays, it is demonstrated that the proposed method can provide accurate results for error tolerances of sonar arrays.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.95-95
• /
• 2011

비정질 산화물 반도체(Amorphous oxide semiconductors: AOSs)는 대면적화에도 불구하고 높은 이동도를 가지고, 상온에서도 제작할 수 있고, 투명 플렉시블 디스플레이 소자에 사용할 수 있기 때문에 최근 들어 각광받고 있는 연구 분야이다. 본 연구에서는 스퍼터링을 이용하여 활성층을 Amorphous indium gallium zinc oxide(a-IGZO)로 증착할 시에 스퍼터의 파워와 챔버내의 Ar/O2 비율을 다르게 했을 때 소자에 미치는 영향을 MIS구조를 이용하여 분석했다. 또한 같은 조건의 a-IGZO 활성층을 사용한 박막트랜지스터(TFT) 소자의 절연막의 종류를 바꿔가며 제작했을때의 소자의 특성 변화에 대해서도 분석하였다. 먼저 60 nm 두께의 a-IGZO층을 Heavily doped된 N형 실리콘 기판위에 스퍼터링 파워와 가스 분압비를 달리하여 증착하였다. 그 후 30 nm두께의 SiO2, Al2O3, SiNx 절연막을 증착하고, 마지막으로 열 증발 증착장비(Thermal Evaporator)를 이용하여 Al 전극을 150nm 증착하였다. 소자의 전기적 특성 분석은 HP4145와 Boonton 720을 사용하여 I-V와 C-V를 측정하였다. 위의 실험으로부터 스퍼터에서의 증착 rf파워가 증가할수록 a-IGZO 박막 트랜지스터에서의 캐리어 이동도가 감소하는 것을 볼 수 있었고, 챔버내의 가스분압비와 소자의 절연막의 종류가 변하면 a-IGZO 박막 트랜지스터의 전기적 특성이 변하는 것을 볼 수 있었다. 이러한 캐리어 이동도의 감소와 전기적 특성의 변화의 이유는 a-IGZO 활성층의 bulk trap과 절연막, 활성층 사이의 interface trap에 의한 것으로 보여진다.