• Title/Summary/Keyword: 소비전력 최소화

Search Result 235, Processing Time 0.033 seconds

Implementation of Energy-Aware Transmission Mechanism Supporting PSM mode in IEEE 802.11b Environments (IEEE 802.11b 환경에서 저전력 모드(PSM)를 지원하는 저전력 전송 기법 구현)

  • 김태현;차호정
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10c
    • /
    • pp.313-315
    • /
    • 2004
  • 본 논문은 IEEE 802.l1b 유무선 환경 에 서 TCP를 이용한 데이터 전송 시 에이젼트를 이용하여 패킷 손실의 원인을 분석, 무선 링크에서 발생한 패킷 손실에 대해서는 혼잡 윈도우 크기를 유지하고, 유선 링크에서 발생한 패킷 손실에 대해서는 지역 재전송을 수행하는 저전력 전송 기법을 제안하고 실제 구현한다. 제안하는 저전력 전송기법 은 전송 후 WNIC를 저 전력 모드로 전환 시킴으로써 WNIC 전력 소비를 최소화 한다. 실험 결과 높은 무선 링크 에러율(1~2%)에서 기존 TCP-Reno 보다 약 18% 에너지 감소 효과를 나타냈다.

  • PDF

Coordinator Election Algorithm for Increasing System Lifetime in Ad Hoc Wireless Networks (Ad-hoc 무선 네트워크에서 시스템 활동 시간 증가를 위한 Coordinator선출 알고리즘)

  • 박숙영;김영남;이상규;이주영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10e
    • /
    • pp.25-27
    • /
    • 2002
  • Ad-hoc 무선 네트워크에서는 기존의 유선 네트워크 망에서와는 달리 휴대용 기기들만으로 네트워크 망이 형성 되어있고 이때 휴대용 기기들은 대부분 배터리를 에너지원으로 사용한다. 그러므로 무한의 에너지를 갖고 있다고 볼 수 있었던 종전의 유선 네트워크에서와는 달리 배터리를 에너지원으로 사용하는 Ad-Hoc 네트워크에서는 효율적인 에너지 자원 관리가 중요한 이슈가 된다. 이러한 특성을 고려한 연구 중 전체 휴대용 단말기에서 일부를 선출하고 이렇게 선출된 coordinator들만 데이터의 전송에 참여하게 하고 나머지 단말기들은 수면 모드로 전환시킴으로 인해 시스템의 전력소비를 줄이는 방법에 대한 연구들이 진행되고 있다. 선행 연구에서는 수면 모드의 노드를 최대화함으로써 전체 네트워크의 전력소비를 최소화 하려는 노력을 하고 있으나, 선출되는 coordinator 수의 최소화가 항상 시스템 활동시간의 증가를 보장하지는 않는다. 본 논문에서는 각 단말기에서 데이터 전송에 필요한 에너지와 노드들의 연결성을 함께 고려해서 coordinator를 선출함으로써 네트워크의 시스템 활동시간을 기존의 방법 보다 더 증가시키는 알고리즘을 제안한다.

  • PDF

A Power Saving Routing Scheme in Wireless Networks (무선망에서 소비 전력을 절약하는 라우팅 기법)

  • 최종무;김재훈;고영배
    • Journal of KIISE:Information Networking
    • /
    • v.30 no.2
    • /
    • pp.179-188
    • /
    • 2003
  • Advances in wireless networking technology has engendered a new paradigm of computing, called mobile computing, in which users carrying portable devices have access to a shared infrastructure independent of their physical locations. Wireless communication has some restraints such as disconnection, low bandwidth, a variation of available bandwidth, network heterogeneity, security risk, small storage, and low power. Power adaptation routing scheme overcome the shortage of power by adjusting the output power, was proposed. Existing power saving routing algorithm has some minor effect such as seceding from shortest path to minimize the power consumption, and number of nodes that Participate in routing than optimal because it select a next node with considering only consuming power. This paper supplements the weak point in the existing power saving routing algorithm as considering the gradual approach to final destination and the number of optimal nodes that participate in routing.

ESS Algorithm design for Renewable energy generation and Load capacity (신재생에너지 발전량 및 부하용량을 고려한 ESS 알고리즘 설계)

  • Park, Jong-Ho;Park, Min-Su;Ma, Seong-Duc;Oh, Joon-Seok;Jeong, Ui-Young;Kim, Jae-Eon
    • Proceedings of the KIEE Conference
    • /
    • 2015.07a
    • /
    • pp.615-616
    • /
    • 2015
  • 신재생에너지인 태양광발전으로 발생하는 전력과 부하에서 소비되는 소비전력으로 ESS(Energy Storage System)의 한 종류인 BESS(Battery Energy Storage System)의 운영 알고리즘을 제안 및 실증하고, 그 알고리즘은 부하를 평준화 시켜 계통에 걸리는 부담을 줄이고, 비용을 최소화 하며, 경제적으로 뛰어난 전력운영을 목표로 한다.

  • PDF

Code Visualization Approach for Low level Power Improvement via Identifying Performance Dissipation (성능 저하 식별을 통한 저전력 개선용 코드 가시화 방법)

  • An, Hyun Sik;Park, Bokyung;Kim, R.Young Chul;Kim, Ki Du
    • KIPS Transactions on Computer and Communication Systems
    • /
    • v.9 no.10
    • /
    • pp.213-220
    • /
    • 2020
  • The power consumption and performance of hardware-based mobile and IoT embedded systems that require high specifications are one of the important issues of these systems. In particular, the problem of excessive power consumption is because it causes a problem of increasing heat generation and shortening the life of the device. In addition, in the same environment, software also needs to perform stable operation in limited power and memory, thereby increasing power consumption of the device. In order to solve these issues, we propose a Low level power improvement via identifying performance dissipation. The proposed method identifies complex modules (especially Cyclomatic complexity, Coupling & Cohesion) through code visualization, and helps to simplify low power code patterning and performance code. Therefore, through this method, it is possible to optimize the quality of the code by reducing power consumption and improving performance.

A Basic Study OR the Optimal factor Of Distribution Loss (배전손실계수 산정에 관한 기초 연구)

  • 노대석;김미영;홍승만
    • Proceedings of the KAIS Fall Conference
    • /
    • 2003.06a
    • /
    • pp.189-192
    • /
    • 2003
  • 최근 석유공급의 불안정과 에너지 소비의 급격한 증가로 인하여, 국가적인 차원에서의 에너지 절약사업이 주요 시책으로 추진 중에 있으며, 전력사업에서도 에너지 절감이라는 차원뿐만 아니라 경영에 직결되는 중요한 과제로 전력손실에 대한 관심이 높아져가고 있다. 특히, 전력시장 자유화라는 흐름 속에서 전력손실 문제는 전기요금의 산정에 있어서 합리적인 근거를 제시한다는 점에서 중요한 관심 사항이 되고 있다. 본 논문에서는 올바른 배전손실 계수를 적용하여 배전사업자가 배전망을 효과적으로 운용하여 손실을 최소화할 수 있도록 유도하며, 전력공급 전반의 효율성을 향상시킬 수 있도록 손실관리 가이드라인을 제시하고자 한다.

  • PDF

Peak Power Distribution for MicroC/OS-II (MicroC/OS-II 운영체제에서의 순간 최대전력 분산 기법)

  • Woo Jang-Bok;Suh Hyo-Joong
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.06a
    • /
    • pp.352-354
    • /
    • 2006
  • 최근 PDA, PMP, 핸드폰 등 휴대용 임베디드 기기의 사용이 증가되고 기능이 점점 다양해지며, 고성능을 추구하게 됨으로써 전력 소모 역시 증가하게 되었다. 휴대용 임베디드 기기는 대부분 배터리를 기반으로 동작하므로 에너지원이 제한적이어서 한정된 에너지원을 효율적으로 사용하는 전력관리 기법에 대한 연구가 많은 관심을 받고 있다. 시스템 사용시간의 연장을 위해 시스템의 성능 저하를 최소화하면서 소모되는 전력을 최소화하기 위한 여러 방법들이 제시되었으나, 기존의 방법들은 각각의 방전 패턴에 따라서 사용시간이 달라지는 배터리의 특성을 고려하지 않고 주로 시스템의 평균 전력 소비 감소만을 목적으로 한다. 이에 본 논문에서는 배터리의 방전 특성을 고려하여 휴대용 임베디드 기기에서 배터리의 사용시간을 연장할 수 있도록 MicroC/OS-II 운영체제에서의 순간 최대전력 분산 기법을 제안한다.

  • PDF

A New High speed, Low Power TFT-LCD Driving Method (새로운 고속, 저전력 TFT-LCD 구동 방법)

  • Park, Soo-Yang;Son, Sang-Hee;Chung, Won-Sup
    • Journal of IKEEE
    • /
    • v.10 no.2 s.19
    • /
    • pp.134-140
    • /
    • 2006
  • This paper proposed a low power resource allocation algorithm for the minimum switching activity of operators in high level synthesis. In this paper, the proposed method finds switching activity in circuit each functional unit exchange for binary sequence length and value bit are logic one value. To use the switching activity was found the allocation with minimal power consumption, the proposed method visits all control steps one by one and determines the allocation with minimal power consumption at each control step. As the existing method, the execution time can be fast according to use the number of operator and maximal control step. And it is the reduction effect from 8.5% to 9.3%.

  • PDF

Development of Network based Green Power Management System (친환경 네트워크 기반 소비전력 관리시스템 개발)

  • Kim, Ju-Hee;Rhee, In-Baum;Yoon, Chi-Woong;Ryu, Dae-Hyun
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2011.10a
    • /
    • pp.779-781
    • /
    • 2011
  • In this paper, we developed Network based Green Power Management System which is consist of EMS, Smart Plug, PC Agent and SmartPhone App. for power saving of PC and a varity of peripheral devices in office or home, and we evaluated the perfornance of our system.

  • PDF

Design of a 6bit 250MS/s CMOS A/D Converter using Input Voltage Range Detector (입력전압범위 감지회로를 이용한 6비트 250MS/s CMOS A/D 변환기 설계)

  • Kim, Won;Seon, Jong-Kug;Jung, Hak-Jin;Piao, Li-Min;Yoon, Kwang-Sub
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.47 no.5
    • /
    • pp.16-23
    • /
    • 2010
  • This paper presents 6bit 250MS/s flash A/D converter which can be applied to wireless communication system. To solve the problem of large power consumption in flash A/D converter, control algorithm by input signal level is used in comparator stage. Also, input voltage range detector circuit is used in reference resistor array to minimize the dynamic power consumption in the comparator. Compared with the conventional A/D converter, the proposed A/D converter shows 4.3% increase of power consumption in analog and a seventh power consumption in digital, which leads to a half of power consumption in total. The A/D converter is implemented in a $0.18{\mu}m$ CMOS 1-poly 6-metal technology. The measured results show 106mW power dissipation with 1.8V supply voltage. It shows 4.1bit ENOB at sampling frequency 250MHz and 30.27MHz input frequency.