• Title/Summary/Keyword: 소비전력 정보

Search Result 726, Processing Time 0.041 seconds

Power Saving Real-time Routing Scheme in Wireless Network (무선망에서 소비 전력을 고려한 실시간 라우팅 기법)

  • 최종무;김재훈
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04a
    • /
    • pp.133-135
    • /
    • 2002
  • 무선 통신의 발전으로 사용자가 휴대용 장치를 사용하여, 그들의 물리적인 위치에 상관없이 통신을 할 수 있는 이동 컴퓨팅이라는 새로운 패러다임이 생겨났다. 이러한 이등 컴퓨팅은 비연결성, 낮은 대역, 높은 대역의 가변성, 이질망의 연결, 보안성, 저 전력, 적은 저장 공간 등의 제약성을 가지고 있다. 본 논문에서는 이러한 제약 중 하나인 저 전력성을 극복하기 위하여 두 노드간의 거리에 따른 전력을 다르게 하는 방식인 전력 조절 기범(Power Adaption Scheme)에 기법에 실시간성을 고려하였다. 기존의 방식에서 전력 소비를 줄이기 위해 중간에 거쳐야 할 노드의 수가 증가하는 만큼 전송 시간이 늘어나기 때문에 시간 제약을 갖는 응용에 적절하지 못하다. 본 논문에서는 실시간성을 갖는 데이터 전송에서 소비전력을 최소화하는 라우팅 기법을 제시하였고 성능을 비교하였다.

  • PDF

Code visualization approach for performance improvement via mlnlmlzlng power dissipation (전력 소모 최소화를 통한 성능 개선의 코드 가시화 방법)

  • An, Hyun Sik;Park, Bokyung;Kim, R.Young Chul
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2020.05a
    • /
    • pp.375-376
    • /
    • 2020
  • 높은 사양이 필요한 하드웨어 기반의 모바일 및 IoT 임베디드 시스템은 저전력과 성능에 중요한 이슈를 갖고 있다. 이는 전력 소비로 발열량 증가 및 기기의 수명 단축 문제가 발생된다. 이러한 환경에서 소프트웨어도 제한된 전력, 메모리 등에서 안정적인 동작을 수행해야 하므로 디바이스의 소비전략이 증가한다. 이를 해결하고자, 코드 관점에서 전력 소모 최소화를 통한 소프트웨어 성능 개선 가시화 방법을 제안한다. 이는 코드 가시화를 통해 복잡한 모듈을 식별하고, 저전력 코드 패턴을 적용하여 소프트웨어 성능을 개선한다. 이런 코드로 소비전력을 감소 및 성능을 개선함으로써 코드의 품질을 최적화 할 수 있다.

Power Consumption Patterns Analysis Using Expectation-Maximization Clustering Algorithm and Emerging Pattern Mining (기대치-최대화 군집 알고리즘과 출현 패턴 마이닝을 이용한 전력 소비 패턴 분석)

  • Jin Hyoung Park;Heon Gyu Lee;Jin-Ho Shin;Keun Ho Ryu;Hiseok Kim
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2008.11a
    • /
    • pp.261-264
    • /
    • 2008
  • 전력 회사의 효율적인 운용과 전력 시장에서의 경쟁을 위하여 고객의 전력 소비 패턴 분석 및 정확한 예측이 이루어져야 한다. 이를 위해서 이 논문에서는 원격 검침 시스템에 의한 전국의 고압 고객 데이터를 대상으로 고객의 전력 소비 패턴을 정확히 예측할 수 있는 마이닝 기법을 제안하였다. 먼저, 국내 계약종별 고객 특성에 맞는 부하 패턴의 정확한 구별을 위한 9가지의 특징 벡터를 추출하였고, 기대치-최대화 군집화 알고리즘을 사용하여 고객의 34개 대표 부하프로파일을 생성하였다. 마지막으로 추출된 특징 벡터로부터 각 대표 프로파일에 대한 출현 패턴 기반의 분류 모델을 구성하여 고객의 전력 소비 패턴을 분류하였다. 국내 원격 검침 시스템에 의해 측정된 총 3,895명의 고압 고객 데이터에 대한 실험 결과 약 91%의 분류 정확성을 보였다.

Global Optimization Techniques for Power Consumption Optimization (전력 소비 최적화를 위한 전역 최적화 기술)

  • Kim, Seong-Jin;Youn, Jong-Hee M.;Ko, Kwang-Man
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2012.06a
    • /
    • pp.282-284
    • /
    • 2012
  • 임베디드 분야에서 전력 에너지 소비 문제는 시스템을 설계하는데 있어서 매우 중요한 이슈가 되고 있다. 특히 휴대성이 강조되는 모바일 장치의 제한된 전력을 효율적으로 이용하기 위해서 하드웨어적인 관리 못지않게 소프트웨어적인 관리 기술의 필요성이 강조되고 있으며 전력 소비 관리를 위한 최적화된 컴파일러 기법이 연구되고 있다. 이 논문에서는 모바일 장치에서 구동되는 어플리케이션의 전력 에너지 소비를 줄이기 위한 전역 코드 스케줄링 기법을 제시한다. 이를 위해, 재목적 소프트웨어 개발 도구인 EXPRESSION의 컴파일러인 EXPRESS의 코드 최적화 기법을 이용하여 전력 에너지 효율적인 전역 코드 스케줄링 모델을 설계하고 성능평가 방법을 제시한다.

A Routing Scheme for Reducing the Power Consumption of USN nodes (USN 노드의 소비전력 절감을 위한 경로설정 기법)

  • Lee, Moon-Ho
    • Proceedings of the Korea Society of Information Technology Applications Conference
    • /
    • 2006.06a
    • /
    • pp.737-747
    • /
    • 2006
  • USN(Ubiquitous Sensor Network)는 환경 및 재난 관리, 에너지 관리, 의료 및 건강 서비스, 물류 및 유통관리 등의 다양한 분야에 응용될 수 있는 네트워크이다. USN은 저 전력으로 센싱 기능, 연산 및 네트워크 기능을 수행하는 초소형의 노드들이 한 지역에 분산되어 망을 구성하는데 USN의 노드들은 전력을 추가적으로 공급받지 못하므로 매우 제한된 전력을 이용하여 주어진 임무를 수행하여야 한다. 또한 노드의 고장으로 인해 토폴로지가 변경될 가능성이 크다. 이러한 특성 때문에 기존의 무선 ad hoc 네트워크를 위해 제안된 경로설정 기법들은 USN 환경에 적합하지 않다. 본 논문에서는 USN 노드의 전력 소비를 최소화함으로써 노드 생존시간을 최대화하기 위한 경로실정 기법을 제안하고 성능을 평가하였다.

  • PDF

Implementation of Smart Office System for Reduction of Standby Power Using the Zigbee (Zigbee를 이용하여 대기전력 절감을 위한 스마트 오피스 시스템의 설계 및 구현)

  • Kang, Min-Seok;Park, Ji-Won;Kim, Myung-Kyu;Kim, Shin-Woo;Jang, Tae-Min;Park, Sang-Jo;Kang, Min-Sup
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2011.04a
    • /
    • pp.160-162
    • /
    • 2011
  • 본 논문에서는 Zigbee 통신을 이용하여 대기전력을 차단함 함으로써 전력 소비를 줄이기 위한 스마트 오피스 시스템의 설계 및 구현에 관하여 기술한다. 구현된 시스템은 Server를 통하여 각 Client의 전류에 대한 통제를 가능하게 하며, 전력 사용 상황과 전력량 정보를 통해 사용자에게 고지함으로써 기존의 전자기기의 대기전력의 소비를 줄일 수 있다. 또한 외부 장치에서 Server로의 접근을 통해 제어할 수 있도록 하여 공간적인 문제도 고려하였다. 실험 결과를 통해 시스템을 이용함으로써 대기전력 소비가 종전보다 작아짐을 확인 할 수 있었다. Server는 ARM과 C#, Client는 ATmega와 C를 이용하여 구현하였다.

Analysis and Application of Power Consumption Patterns for Changing the Power Consumption Behaviors (전력소비행위 변화를 위한 전력소비패턴 분석 및 적용)

  • Jang, MinSeok;Nam, KwangWoo;Lee, YonSik
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.25 no.4
    • /
    • pp.603-610
    • /
    • 2021
  • In this paper, we extract the user's power consumption patterns, and model the optimal consumption patterns by applying the user's environment and emotion. Based on the comparative analysis of these two patterns, we present an efficient power consumption method through changes in the user's power consumption behavior. To extract significant consumption patterns, vector standardization and binary data transformation methods are used, and learning about the ensemble's ensemble with k-means clustering is applied, and applying the support factor according to the value of k. The optimal power consumption pattern model is generated by applying forced and emotion-based control based on the learning results for ensemble aggregates with relatively low average consumption. Through experiments, we validate that it can be applied to a variety of windows through the number or size adjustment of clusters to enable forced and emotion-based control according to the user's intentions by identifying the correlation between the number of clusters and the consistency ratios.

Design of a Low-Power Carry Look-Ahead Adder Using Multi-Threshold Voltage CMOS (다중 문턱전압 CMOS를 이용한 저 전력 캐리 예측 가산기 설계)

  • Kim, Dong-Hwi;Kim, Jeong-Beom
    • The KIPS Transactions:PartA
    • /
    • v.15A no.5
    • /
    • pp.243-248
    • /
    • 2008
  • This paper proposes a low-power carry look-ahead adder using multi-threshold voltage CMOS. The designed adder is compared with conventional CMOS adder. The propagation delay time is reduced by using low-threshold voltage transistor in the critical path. Also, the power consumption is reduced by using high-threshold voltage transistor in the shortest path. The other logic block is implemented with normal-threshold transistor. Comparing with the conventional CMOS circuit, the proposed circuit is achieved to reduce the power consumption by 14.71% and the power-delay-product by 16.11%. This circuit is designed with Samsung $0.35{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

Analysis on the Temperature and Power Efficiency of Graphic Processors according to Cooling Effects (냉각에 따른 그래픽 프로세서의 온도 및 소비 전력 분석)

  • Son, DongOh;Joo, SeYoon;Jeon, HyungGue;Kim, CheolHong
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2012.07a
    • /
    • pp.9-11
    • /
    • 2012
  • 프로세서 설계 기술의 발달로 인해 그래픽 프로세서 또한 기술적으로 크게 발전하였다. 그래픽 프로세서는 단순한 그래픽 표현장치에서 대용량의 데이터를 병렬로 처리하는 고성능 장치로 변화하고 있다. 뿐만 아니라 그래픽 프로세서는 대용량의 데이터처리가 가능한 병렬 프로세서로 특화되어 있기 때문에 이를 활용하여 CPU의 작업을 보조하며 빠른 연산 수행을 가능하게 한다. 이로 인해, 최신의 고성능 시스템 설계에서 그래픽 프로세서는 매우 중요한 역할을 한다. 그래픽 프로세서를 활용하는 고성능의 시스템을 설계하기 위해서는 발열과 소비 전력을 고려해야 한다. 본 논문에서는 그래픽 프로세서의 온도를 제어하는 냉각팬의 세기를 조절하여 그에 따른 온도와 소비 전력을 분석한다. 실험 결과 냉각팬 세기가 낮은 경우 그래픽 프로세서의 온도는 $100^{\circ}C$까지 급격히 상승한다. 냉각팬 세기가 높은 경우 그래픽 프로세서의 온도는 천천히 증가하여 일정 온도에 수렴함을 알 수 있다. 또한, 그래픽 프로세서의 소비 전력은 작업량을 할당하지 않았을 때보다 최대작업량을 할당하였을 때 냉각팬 세기에 따른 소비전력 차이가 큼을 알 수 있다.

  • PDF

Energy-Efficient Instruction Cache Hierarchy for Embedded Processors (임베디드 프로세서를 위한 에너지 효율의 명령어 캐쉬 계층 구조)

  • Kang, Jin-Ku;Lee, In-Hwan
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10a
    • /
    • pp.257-260
    • /
    • 2006
  • 계층적 메모리 구조는 성능 향상 이외에도 하위 캐쉬로의 접근을 줄임으로서 전체적인 소비 전력 효율을 높이는 방법으로 사용될 수 있다. 본 논문에서는 임베디드 프로세서의 대표적인 StrongARM의 단일 계층 구조를 대상으로 프로세서에 근접한 명령어 캐쉬를 새로 추가하여 첫 번째와 두 번째 계층의 명령어 캐쉬 크기에 따라 변화하는 소비 전력을 모의실험을 통해 측정하고 두 계층의 명령어 캐쉬 크기에 따른 상호 관계에 대해 알아본다. 직접 사상과 32B의 블록 크기를 갖는 L0 명령어 캐쉬를 삽입하여 에너지 효율이 가장 높은 크기를 찾아보고 효율적 크기에서 소비전력을 측정한 결과 온 칩 구조로 가정한 프로세서 전체의 소비 전력이 최대 약 65%로 감소됨을 볼 수 있으며, L1 명령어 캐쉬가 두 배씩 증가함에 따라 에너지 효율적인 L0 명령어 캐쉬의 크기 또한 두 배씩 증가함을 알 수 있다.

  • PDF