• 전자통신동향분석
• /
• 제23권6호
• /
• pp.92-101
• /
• 2008

전원관리 및 전력소모 절감 기술은 휴대폰, 노트북 등의 휴대 기기 사용이 보편화되고 다기능화, 고성능화함에 따라 지속적으로 발전해 왔다. 특히 반도체 소자의 선폭이 나노미터급으로 초미세화 됨에 따라 누설 전류가 급증하고 칩의 처리 성능을 높이기 위해 클록 주파수를 높이면서 스위칭 전류 소모도 증가하므로, 이러한 동적/정적 전력소모 증가를 억제시킬 수 있는 다중 문턱전압 소자, DVFS, sub-threshold, 클록 게이팅, 저전압 회로 기술이 SoC 설계에 점진적으로 적용되고 있다. 이에 본 고에서는 휴대폰용 부품을 중심으로, 무선 통신 기능을 갖춘 기기의 전력소모 요인을 분석하고 배터리 사용시간을 연장시킬 수 있는 저전력 SoC 기술 동향을 살펴보고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (A)
• /
• pp.381-384
• /
• 2006

휴대폰, PMP, PDA와 같은 모바일 기기의 사용은 일상이 되었고 최근 이러한 기기들 간의 컨버전스화가 활발히 진행 중이다. 일반적으로 모바일 기기는 제한적인 배터리를 장착하고 있기 때문에 저전력성은 매우 중요한 기능 중의 하나로 간주되고 있다. 본 논문에서는 모바일 기기에 사용할 수 있는 다양한 스토리지 환경에서 대해서 논하고, 동영상 재생 시에 각 장치에서 소모전력을 측정하고 그 패턴을 분석한다. NAND 플래시를 이용할 경우에 Idle 상태에 비해서 33%이상의 추가 전력소모가 발생하였으며, HDD, WLAN을 이용한 NFS기반의 네트워크 스토리지, 그리고 본 연구를 통해 처음 구현된 모바일 기기용 객체기반 IP 스토리지의 경우 NAND 플래시에 비해서 약 3배 이상의 높은 전력이 소모됨을 볼 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.159-164
• /
• 2008

배터리를 전원으로 사용하는 이동 통신 기기에서 전력 관리의 효율성은 전통적으로 중요한 요구조건 중의 하나이다. 특히 고성능과 고기능을 제공하면서도 더 긴 동작시간이 요구되는 최근의 이동 통신 기기들에서는 이러한 효율적인 전력 관리의 중요성이 더욱 크다. 본 논문은 전력 소모량과 시스템의 크기에서의 장점으로 인해 이동통신 기기에 폭 넓게 적용되고 있는 embedded system에서의 효율적인 전력 관리를 위한 CPU 소모 전력 관리 기법으로 적응적 동적 전력 관리 기법을 제안한다.

• 정보처리학회논문지A
• /
• 제16A권1호
• /
• pp.27-34
• /
• 2009

최근 디지털 시스템 응용의 복잡성이 증가하면서, 고성능화와 전력 소모 절감은 중요한 문제로 대두되고 있다. 전력 소모를 줄이기 위한 방법으로, 프로세서의 저 전력화 또한 미세 공정의 개발과 함께 다양하게 접근되고 있으며, 이러한 결과 모바일 시스템의 시장 확대가 이루어지고 있다. 본 논문은 이러한 프로세서에서 소모되는 전력 중 데이터 캐시의 전력 손실을 줄이기 위하여 데이터 캐시의 웨이 중 필요로 하는 부분을 예측하여 선택적으로 프리자치 하도록 하는 전력 소모 개선 방법을 제안하였으며, 접근하는 웨이에 대한 예측이 성공했을 경우에는 에너지를 절감하면서 지연이 발생하지 않는 빠른 접근이 이루어지게 하고, 실패하였을 경우에도 최소한의 시간 지연으로 해당되는 웨이의 접근이 이루어지게 하였다. 시뮬레이션을 통한 검증 결과 웨이 예측 기법만을 사용한 경우에 대비하여 평균 10.2% 의 전력을 절감할 수 있었으며, 일반적 캐시에 비하여는 평균 56.4%의 전력을 절감할 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.766-768
• /
• 2005

컴퓨팅 환경이 무선과 휴대용 시스템으로 변화하면서, 전력효율이 점점 중요해지고 있다. 특히 내장형 시스템일 경우에 더욱 그러한데 이중 메모리에서 소모되는 전력이 전체 전력소모의 두 번째 큰 요소가 되고 있다. 메모리 시스템에서의 전력소모를 줄이기 위해서 DRAM의 저전력 모드인 냅모드(nap mode)를 활용할 수 있다. 냅모드는 액티브 모드(active mode)일 때의 $28\%$의 전력만을 소모한다. 하지만 하드웨어 컨트롤러는 운영체제가 협조하지 않으면 이 기능을 효율적으로 활용하지 못한다. 이 논문에서는 DRAM의 액티브 유닛(active unit)의 수를 최소화하는 방법에 초점을 맞춘다. 운영체제는 참조되지 않는 메모리를 냅모드에 놓음으로써 최소한의 유닛들만을 액티브 모드에 놓아 프로그램이 수행될 수 있도록 피지컬(physical) 페이지들을 할당한다. 이것은 PAVM(Power Aware Virtual Memory) 연구의 일반화된 시스템 전반에 대한 연구라고 할 수 있다. 우리는 모든 피지컬 메모리를 고려하고 있으며, 특히 평균적으로 전체 메모리의 절반을 사용하는 버퍼 캐시를 고려하고 있다. 버퍼 캐시의 용량과 그 중요성 때문에 PAVM 방식은 버퍼 캐시를 고려하지 않고는 완전한 해법이 되지 못한다. 이 논문에서 우리는 메모리의 사용처를 분석하고 저전력 페이지 할당 정책을 제안한다. 특히 프로세스의 주소공간에 매핑(mapping)된 페이지들과 버퍼 캐시가 고려된다. 이 두 종류의 페이지들간의 상호작용과 그 관계를 분석하고 저전력을 위해 이러한 관계를 이용한다.

• 한국콘텐츠학회논문지
• /
• 제7권6호
• /
• pp.69-78
• /
• 2007

오늘날의 내장형 이동 시스템은 MP3플레이어나 디지털 캠코더와 같이 하나의 기능만을 지원했던 단일 응용프로그램 시스템에서 PMP(Portable Multimedia Player), PDA(Personal Digital Assistants)와 같이 MPEG, W3플레이어, 전자사전, DMB(Digital Multimedia Broadcasting), 게임, 통신 기능 등을 모두 포함하는 하나의 디지털 컨버전스 기기로 변화해가고 있다. 이러한 변화는 CPU 성능 향상과 메모리, 저장장치의 증가, LCD의 크기 증가와 같은 하드웨어적인 요구사항의 증가로 이어졌고, 이로 인해 단말기에서 소모하는 전력이 그에 비례하여 증가하였다. 소모 전력의 증가에 따른 배터리 용량의 증가는 더딘 상황이며, 이를 해결하기 위해 소프트웨어적으로 소모 전력을 감축시키는 연구들이 많이 진행되고 있다. 본 논문에서는 소모 전력 감축 기법이 적용된 실시간 운영체제 UbiFOSTM을 ARM9계열의 MBA2440에 탑재하였다. 전력 감축 기법으로 시스템 작업량 관찰에 기반한 동적 전력 관리 기법과 장치 전력 관리기법을 적용하였다. 본 논문의 저전력 기법을 통해 작업량에 따라 24% 이상의 소모 전력 감축효과가 있음을 확인하였다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제5권5호
• /
• pp.209-220
• /
• 2016

최근 스마트폰, 태블릿과 같은 기기의 사용량이 증가하면서, 이에 탑재되는 소프트웨어는 더욱 복잡해지고 규모가 커지고 있다. 배터리의 전력으로 구동되는 모바일 기기들은 전력 공급의 한계로 인해 운용시간을 증가시키는 것이 중요한 이슈이다. 최근에는 소프트웨어 동작이 하드웨어 구동을 통해 전력 소모를 일으킨다는 점에서, 효율적인 동작 패턴을 갖는 소프트웨어 개발에 대한 연구들이 진행되고 있다. 그러나 모바일 기기에 탑재되는 소프트웨어는 그 개발 주기가 짧은 경우가 많아 최적화와 전력 소모량을 반영하기 어려운 경우가 많다. 따라서 본 연구에서는 소모전력 절감을 위한 코드 리팩토링 기법을 제안하여, 소프트웨어 개발 및 유지보수에서 보다 용이하게 저전력 요구사항을 충족시키고자 한다. 이를 위해 전력 소모량을 감소시킬 수 있는 코드 패턴에 대하여 Energy Bad Smell을 식별하고, 이를 제거하기 위한 새로운 코드 리팩토링 기법을 제안하며, 실험을 통해 그 효용성을 검증하였다.

• 디지털콘텐츠학회 논문지
• /
• 제9권3호
• /
• pp.471-481
• /
• 2008

전력소모를 고려한 테스트 스케줄링은 회로의 복잡도가 높은 SoC 시스템을 테스트할 경우 제한된 전력 소모량 내에서 고장 검출율을 높일 수 있고 테스트 시간을 단축 할 수 있는 효과적인 방법이다. 본 논문에서는 제한된 전력소모량 내에서 효율적으로 테스트를 수행하기 위한 테스트 자원의 모델링 방법 및 테스트 스케줄링 알고리듬을 제안하고 그 유효성을 검증한다. 테스트 자원의 모델링 방법으로는 전력사용량의 최고점과 차고점을 이용한 방법 및 소모 전력의 변화량에 따라 테스트 자원을 분할하는 방법을 제시한다. 또한 테스트 자원과 코어의 상관관계를 이용하여 동시 사용가능한 최대 코어 수를 생성하는 확장나무성장 그래프 생성 알고리듬 및 전력의 최적화가 가능한 전력 소모량 변이 그래프 생성 알고리듬으로 구성된 휴리스틱(heuristic) 테스트 스케줄링 알고리듬을 제안하고 이전의 알고리듬과 비교한다.

• 소프트웨어공학소사이어티 논문지
• /
• 제24권2호
• /
• pp.55-66
• /
• 2011

컴포넌트 기반 개발 방법론은 개발 편의성, 개발에 소요되는 시간, 비용 등의 이점으로 인해 그 적용 영역이 확대되고 있다. 특히 일반적인 소프트웨어에 비해 플랫폼 의존성이 높고, 제품 군(product family) 개발이 가능한 임베디드 소프트웨어의 경우 컴포넌트 기반 개발은 그 유용성이 매우 높다고 할 수 있다. 그 중에서도 스마트 폰, 태블릿 PC 등과 같은 휴대형 임베디드 시스템의 경우, 전력 소모량이 적은 소프트웨어 개발의 중요성이 부각되고 있기 때문에 재사용 컴포넌트의 소모 전력에 대한 특성은 컴포넌트 기반 개발에서 고려되어야 할 중요한 품질요소 중의 하나가 되었다. 본 연구에서는 재사용 기반의 임베디드 소프트웨어 개발 시, 컴포넌트에 대한 소모전력 특성을 고려할 수 있도록 지원하기 위하여 소모전력 특성을 포함하는 컴포넌트 명세언어를 제안한다. 이는 추후 컴포넌트 저장소에서 소모전력 특성을 고려하는 컴포넌트 검색 및 선택 등과 같은 영역에서 활용할 수 있다.

• 한국콘텐츠학회논문지
• /
• 제10권12호
• /
• pp.10-17
• /
• 2010

본 논문에서는 모바일 기기 신호 인터페이스용 MIPI(Mobile industry processor interface)의 D-PHY의 디지털 블록의 저전력 설계를 제안한다. MIPI는 고속 데이터 전송을 위한 HS(high-speed)모드와 주로 제어에 사용되는 LP(low-power)모드의 두 가지 동작 모드를 갖는다. 저전력 소모를 위해 디지털 블록 내부 구성요소를 각 동작에 따라 선택적으로 스위칭 할 수 있는 클럭 게이팅(Clock gating) 기법을 적용했다. 저전력 동작의 설계에 대한 동작을 시뮬레이션을 통해 검증하고 기존의 일반적인 MIPI D-PHY 디지털 블록과 전력소모를 비교했다. HS 모드 데이터 전송동작에 대해서는 저전력 설계를 통하여 전력소모가 송신단(TX: transmitter)과 수신단(RX: receiver) 각각 74%와 31% 감소하여 전체적으로 전력소모가 50%로 줄었고, LP 모드 동작에 대해서도 전력소모가 TX와 RX 각각 79%와 40% 감소하여 전체적으로 51.5% 줄어들었다. 제안된 저전력 MIPI D-PHY 디지털 칩은 $0.13{\mu}m$ CMOS 공정에서 1.2V의 전원을 갖도록 설계 및 제작되었다.