• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.1-9
• /
• 2015

본 논문은 4K-UHD 영상 크기를 지원하는 실시간 통합 복호기용 부화소 보간 회로를 제안한다. 제안하는 통합부화소 보간 회로는 H.264, MPEG-4, VC-1과 새로운 동영상 압축 표준인 HEVC를 지원한다. 회로의 면적을 줄이기 위해 각 표준에 해당하는 보간 알고리즘의 공통되는 부분을 공유하였다. 또한 회로의 저면적과 성능의 최적화를 위해 중간 버퍼를 효율적으로 사용하였다. 제안하는 통합 부화소 보간 회로를 130nm 표준 셀 라이브러리를 이용하여 합성한 결과, 회로의 크기는 122,564 게이트이고, 최대 동작 주파수 200MHz에서 4K-UHD 영상을 초당 35~86 프레임 속도로 처리한다. 따라서 제안하는 회로는 4K-UHD 영상을 실시간으로 처리할 수 있다.

• 한국정보통신학회논문지
• /
• 제9권4호
• /
• pp.745-752
• /
• 2005

본 논문에서는 무선환경을 이용하여 이동하는 객체의 확인 및 위치 추적을 위한 시스템에서 수신부측의 디지털부를 구현하고자 한다. 구현한 시스템의 경우에 UWB를 이용한 통신 시스템을 가정하였고, 전체적인 통신 방식은 직렬 통신(RS-232) 방식을 따른다. 디지털 수신기는 직렬 통신의 입출력을 담당하는 RS-232-type1/RS-232-type2, ID 검출을 위한 ID Detector, 그리고 ID Detector의 올바른 동작을 위해 입력을 버퍼링하는 PISO&Buffer 회로로 구성된다. 디지털 수신기는 UWB를 이용한 시스템의 응용 목적에 따라서 최소의 하드웨어 자원을 이용하면서 구현하고자 하였다. 따라서 다중 ID에 대해서 내부적인 반복 검출 방법으로 원래의 패턴과 상관성을 검사한다. 또한 기본 ID를 내장하고 있어 송신 신호에 대해서 즉각적인 검출이 가능하고, 다른 시스템과의 호환성을 고려하여 ID 패턴의 내용 및 길이를 프로그래밍하여 사용할 수 있다. 구현된 하드웨어는 Xilin의 XC2S100PQ208-5 칩에 사상하였고 727($30\%$)개의 셀을 이용하면서 해당 칩에서75MHz(13.341ns)의 clock frequency로 동작할 수 있었다.

• 정보처리학회논문지C
• /
• 제10C권1호
• /
• pp.51-60
• /
• 2003

네트워크를 설계하고 서비스를 구현하는데 있어서 중요한 변수중의 하나는 트래픽의 특성을 파악하는 것이나 기존의 트래픽 예측과 분석은 포아송(Poisson) 또는 마코비안(Markovian)을 기본으로 하는 모델을 사용하였다. LAN, WAN 및 VBR(Variable Bit Rate) 트래픽 특성에 관한 최근의 실험적 연구들은 기존의 포아송 가정에 의한 모델들이 네트워크 트래픽의 장기간 의존성 및 자기 유사한 특성들을 과소평가 함으로써 실제 트래픽의 특성을 제대로 나타낼 수 없다는 것을 지적해 왔고 최근 실제 트래픽과 유사한 모델로서 자기 유사한 특성을 이용한 접근법이 대두되고 있다. 따라서, 본 논문에서는 실제 트래픽과 유사한 자기 유사 데이터 트래픽을 백그라운드 부하로 발생시켜 기존의 ABR (Available Bit Rate) 혼잡제어 알고리즘 중 대표적인 EFCI(Explicit Forward Congestion Indication), EPRCA(Enhanced Proportional Rate Control Algorithm), ERICA(Explicit Rate Indication for Congestion Avoidance), NIST(National Institute of Standards and Technology) 스위치 알고리즘이 버스트한 트래픽에 대해 효율적으로 반응하는지를 ACR(Allowed Cell Rate), 버퍼 사용율, 셀 폐기율, 전송효율 등으로 나누어 분석을 하였다.

• 정보처리학회논문지C
• /
• 제10C권1호
• /
• pp.45-50
• /
• 2003

CFR 서비스는 가장 최근에 제안된 ATM 서비스 범주의 하나이다. GFR 서비스는 ATM 네트워크에서 TCP/IP 트래픽을 효율적으로 지원하기 위해 ATM 포럼에 의해 최근 제안되었다. GFR 스위치 구현시, 효율적인 스케줄링 알고리즘은 최소 전송율 보장과 공평성 향상이 중요하다. 본 논문에서는 GFR 서비스를 위한 새로운 스케줄링 알고리즘을 제안한다. 제안된 스케줄링 알고리즘은 VC에 우선 순위를 제공한다. 버퍼에 태깅이 안된 셀 수가 적은 VC에 높은 우선 순위를 두어 낮은 우선 순위의 VC보다 우선적으로 서비스를 제공하여 VC의 MCR을 보장하고 공평성을 향상한다. 컴퓨터 시뮬레이션을 통해 TCP 수율과 공평성 지표에서 기존 스케줄링 방식보다 성능이 우수함을 보여주었다.

• 한국컴퓨터정보학회논문지
• /
• 제7권2호
• /
• pp.101-114
• /
• 2002

광역통신망에서 실시간 멀티미디어 응용은 보장된 통신 서비스 성능을 요구한다. 따라서 트래픽이 버스트 할 때 망 내에서 자원을 예약하여 통신망 접속시 최대 셀 율을 기반으로 연결수락 가능 범위를 높인다. 본 논문에서 결정론적 지연 범위을 이용하여 모든 접속에서 최대 전송율의 합이 링크 속도 보다 더 커질 때 버스트 상태의 트래픽에 대한 종단간 트래픽 지연이 보장됨을 보인다. 단일 스위치로부터 망의 종단간지연 보장을 위해서 연결별 트래픽 특성을 고려하여 지연 범위를 유도하여 연결 수락 가능한 네트워크 부하율을 개선시킬 수 있다. 결정론적 서비스를 이용한 멀티미디어 전송에서 제안한 버퍼링 시스템은 서비스 품질에 영향을 주지 않고, 종단간 지연 범위를 보장하면서. 버스트 트래픽 특성에 따라 지연이 증가하여도 네트워크의 부하를 감소시킬 수 있다. 제안된 방식은 실시간 트래픽 서비스 외에도 비실시간 트래픽 서비스를 수용할 수 있는 다양한 형태의 일반적 네트워크 환경에서도 효율적인 적용이 가능하다.

• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.75-84
• /
• 2004

본 논문에서는 Motion JPEG2000 등의 이산 웨이블릿 기반의 고속 영상처리를 위해서 리프팅 방식의 효율적인 H/W 구조를 제안하였다. 리프팅 내부연산의 반복성을 이용하여 알고리즘 레벨에서 구조적인 사상을 적용하고 데이터 스케줄링을 이용하여 최적화되고 간략화된 리프팅 기반의 필터링 셀의 구조를 제안한다. 이를 바탕으로 (9,7) 및 (5,3) 필터를 모두 수용할 수 있는 리프팅 커널의 구조를 구현하였다. 제안된 리프팅 커널은 일정 대기지연 시간 후에 연속적으로 데이터를 출력할 수 있는 간략화된 구조를 갖고 있다. 시간적인 순서로 입력되는 데이터에 대해서 일정한 출력을 발생할 수 있기 때문에 단순히 H/W를 추가하면 병렬적인 동작을 통해서 높은 출력율을 간단히 얻을 수 있다. 본 논문에서 제안된 리프팅 커널은 ASIC 및 FPGA 환경으로 모두 구현하였는데, ASIC으로는 삼성전자의 0.35㎛ CMOS 라이브러리를 이용하여 구현하였고 FPGA은 Altera사의 APEX을 타겟으로 하였다. ASIC의 경우 리프팅 연산을 위해 41,592개의 게이트 수와 라인 버퍼링을 위한 128Kbit의 메모리를 사용하였으며, FPGA의 경우 6,520개의 LE(Logic Element)와 128개의 ESB(Embedded System Block)을 사용하였다. 각각의 경우에 대해서 125MHz와 52MHz의 속도에서 안정적으로 동작할 수 있었다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.963-972
• /
• 2002

DMT 기반의 VDSL 모뎀, OFDM 방식의 DVB 모뎀 등 다중 반송파 변조 시스템에서 핵심 블록으로 사용되는 8192점 FFT/IFFT 프로세서를 설계하였다. 새로운 2단계 수렴 블록 부동점 (two-step convergent block floating-point; TS_CBFP) 스케일링 방법을 제안하여 설계에 적용하였으며, 이를 통해 FFT/IFFT 출력의 신호 대 양자화 잡음 비 (signal-to-quantization-noise ratio; SQNR)가 크게 향상되도록 하였다. 제안된 TS_CBFP 스케일링 방법은 별도의 버퍼 메모리를 사용하지 않아 기존의 방법에 비해 메모리를 약 80% 정도 감소시키며, 따라서 칩 면적과 전력소모를 크게 줄일 수 있다. 입력 10-비트, 내부 데이터와 회전인자 14-비트, 그리고 출력 16-비트로 설계된 8192점 FFT/IFFT 코어는 약 60-㏈의 SQNR 성능을 갖는다. 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과. 약 76,300 게이트와 390K 비트의 RAM, 그리고 39K 비트의 ROM으로 구현되었다. 시뮬레이션 결과, 50-MHzⓐ2.5-V로 안전하게 동작할 것으로 평가되었으며, 8192점 FFT/IFFT 연산에 약 164-$\mu\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어는 Xilinx FPGA에 구현하여 정상 동작함을 확인하였다.

• 한국정보과학회논문지:정보통신
• /
• 제27권2호
• /
• pp.206-218
• /
• 2000

에러율이 높은 무선채널 상에서 낮은 CLR(cell loss ratio)을 보장하는 ATM(asynchronous transfer mode) ABR(available bit rate) 서비스를 지원하기 위해서는 재전송이 요구된다. 무선 ATM에서는 ATM계층 하에 DLC(data link control)계층을 두어 DLC계층이 무선채널 상의 에러로 인해 요구되는 재전송과 재배열을 수행하도록 하여 높은 에러율을 갖는 무선채널의 특성이 낮은 에러율을 가정하여 설계된 ATM계층으로 전파되는 것을 막는다. 본 논문에서는 무선채널 상에서의 높은 에러율에 의한 전송률 감소를 반영하는 ABR 전송률 제어 방안을 제안함으로써 근원지의 전송률을 무선채널 상에서의 전송률에 보다 가깝게 맞추어 AP(access point)에서 발생할 수 있는 버퍼 오버플로우에 의한 셀손실을 줄였다. 채널의 상태를 ATM계층에 알리는 DLC계층을 가정한 모의실험을 통하여 제안하는 방안이 무선채널 상에서 기존의 방법보다 작은 크기의 ABR 큐를 사용하여 낮은 CLR을 보장함을 보였다. 또한 채널의 상태에 따라 전송률을 조정하는 DLC계층을 사용함으로써 무선 ATM에서 귀중한 자원인 무선링크를 보다 효율적으로 사용할 수 있음을 보였다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.201-208
• /
• 2012

본 논문에서는 실시간 동영상 부호화를 위한 효과적인 비트율 제어 방법을 제안하고 하드웨어로 구현한다. 제안하는 비트율 제어는 각 기본유닛 마다 R-D 파라미터 갱신에 의해 많은 연산 처리를 필요로 하는 이차원 R-D 모델을 사용하지 않고, 프레임의 평균 복잡도 가중치를 이용한 Qstep 결정 모델을 사용함으로써 연산량을 감소시킨다. 또한 적은 연산량과 빠른 MAD 예측을 위해 부호화된 기본유닛을 기반으로 영상의 공간적 및 시간적 상관관계를 이용하여 MAD를 예측한다. 제안하는 비트율 제어는 프레임 레벨 MAD 예측과 매크로블록 레벨 MAD 예측, GOP 비트 할당, 프레임 비트 할당, 가상버퍼, Qstep 결정 모델, 비트율 제어 파라미터 갱신, QP 결정 모듈을 포함하며 총 8개의 모듈로 구성된다. 비트율 제어 하드웨어는 Verilog-HDL을 이용하여 설계하였으며, Synopsys사의 Design Compiler를 이용하여 UMC 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과, 최대 동작 주파수는 108 MHz이고, 게이트 수는 19.1k이다. 실험 결과로부터 제안한 구조는 기존 구조 보다 게이트 수가 85% 감소하였고, 매크로블럭 당 QP를 결정하는데 평균 220 사이클 수가 소요되어 기존 구조보다 64% 단축됨을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.443-443
• /
• 2014

CIS 박막을 제조하기 위한 방법으로 셀렌화(selenization)방식, MOCVD방식, 동시진공증발(co-evaporation)방식, 전착(electrodeposition)방식 등이 있으나, 이러한 방식을 이용하여 CuInSe2 박막을 제조하는 경우 어떤 방법으로든 다원화합물의 조성 및 결정성을 조절하기가 매우 어려운 단점이 있었다. 기판의 온도를 일정 온도로 유지하도록 하고, 증발원을 가열하여 이에 내포된 물질(이원화합물 또는 단일원소)을 증발시켜 기판에 증착이 이루어지도록 하거나, 기판의 온도를 승온시키고 구리 이원화합물을 내포한 증발원을 가열해 물질을 증발시켜 기판에 증착이 이루어지도록 하는 방법으로 기판에 박막이 형성되도록 한다. 기판의 대면적화로 인해 균일한 박막의 형성이 어려워지고 있으며, 이중 15% 이상의 고효율을 보인 방법은 3-stage process를 이용한 동시진공증발방식으로, Cu, In, Ga, Se 등의 각 원소를 동시에 진공 증발시키면서 조성을 조절하여 태양전지에 적절한 전기적, 광학적 특성을 가지는 Cu(In,Ga)Se2 (CIGS)박막을 증착시키는 방법이다. 일반적으로, 실험실에서 연구되고 있는 장비의 구조는 증발원이 아래에 장착되어서 상향 증착되는 방식이다. 본 연구에서 사용된 장비는 하향 증발원이 측면에 장착되어서 하향 증착되는 방식으로 구성하였다. 증착되는 면방향으로, 적외선온도계(pyrometer)가 설치된 시창(viewport)의 오염 등으로 인하여, 지속적인 공정이 이루어지기 힘든 점을 개선하여 증착기판의 후면에 적외선 온도계를 설치하여 기판의 온도변화를 감지하여 공정에 반영할 수 있도록 하였다. 본 연구에서는 하향식 진공 증발원, 기판후면 온도모니터링모듈 등을 개발 장착하여, CIGS 박막을 제조하였으며, 버퍼층은 moving 스퍼터링법으로 ZnS를 증착하였고, 투명전극층은 PLD(Pulsed Laser Deposition)를 이용하여 제조하였다. 가장 높은 광변환효율을 보인 Al/ZnO/CdS/Mo/SLG박막시료는 유효면적 $0.45cm^2$에 광변환효율 15.65 %, Jsc : $33.59mA/cm^2$, Voc : 0.64 V, FF : 73.09 %를 얻을 수 있었으며, CdS를 ZnS로 대체한 Al/ZnO/ZnS/Mo/SLG박막시료는 유효면적 $0.45cm^2$에 광변환효율 12.45 %, Jsc : $33.62mA/cm^2$, Voc : 0.59 V, FF : 62.35 %를 얻을 수 있었다.