• Journal of the Microelectronics and Packaging Society
• /
• v.24 no.4
• /
• pp.39-46
• /
• 2017

This paper presents the fabrication of ceramic insulation layer on metallic heat spreading substrate, i.e. an insulated metal substrate, for planar type heater. Aluminum alloy substrate is preferred as a heat spreading panel due to its high thermal conductivity, machinability and the light weight for the planar type heater which is used at the thermal treatment process of semiconductor device and display component manufacturing. An insulating layer made of ceramic dielectric film that is stable at high temperature has to be coated on the metallic substrate to form a heating element circuit. Two technical issues are raised at the forming of ceramic insulation layer on the metallic substrate; one is delamination and crack between metal and ceramic interface due to their large differences in thermal expansion coefficient, and the other is electrical breakdown due to intrinsic weakness in dielectric or structural defects. In this work, to overcome those problem, selected metal oxide buffer layers were introduced between metal and ceramic layer for mechanical matching, enhancing the adhesion strength, and multi-coating method was applied to improve the film quality and the dielectric breakdown property.

• Ceramist
• /
• v.4 no.4
• /
• pp.15-20
• /
• 2001

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.346-346
• /
• 2008

최근 디지털 컨버젼스에 의해서 정보 단말기 network가 디지털 기술을 기반으로 유기적으로 융 복합화 되고 있으며 BT, NT, ET, IT의 융합 기술의 필요성이 점차적으로 증대되고 있다. 이러한 환경 하에서 다양한 정보 및 서비스의 송신 및 수신이 가능한 휴대 단말기의 필요성에 부응하여 기존의 전화 기능, 카메라, DMB 이외에도 홈 네트워크, mobile internet 등 더욱 다양한 기능들이 요구되고 있다. 종래에는 수동 부품과 능동 부품의 실장을 별개로 추진했으나 최근에는 수동 및 능동 부품을 하나의 패키지 내에 실장 가능하도록 하는 3-D Integration을 추진하고 있다. 지금까지 여러 부품들을 실장 시키기 위한 공정들의 대부분은 높은 온도에서 공정이 이루어졌으나 여러 부품들을 손상 없이 집적화하고 실장하기 위해서는 저온화 공정이 필요하다. 최근 많은 저온 공정 중에서 Aerosol Deposition Method는 상온에서 세라믹 후막을 성막할 수 있어 가장 주목받고 있는 공정중의 하나이다. 본 연구에서는 3-D Integration을 실현하기 위해 이종 접합에 유리하고 상온에서 성막 공정이 이루어지는 Aerosol Deposition Method를 이용하여 금속 기판 위에 금속, 폴리머, 세라믹 후막을 성막시켰다. 기판 재료로는 Cu 기판을 사용하였으며 출발 파우더로는 Polyimide 파우더와 $Al_2O_3$ 파우더, Ag 파우더를 사용하였으며 이종 접합간의 메커니즘의 양상을 보기 위해 같은 조건에서 이종 접합간의 성막률을 비교하였으며 FE-SEM으로 미세 구조를 관찰하였다. 또한 기판의 표면 거칠기에 따른 메커니즘의 양상을 연구하였다.

• Journal of the Korean Ceramic Society
• /
• v.36 no.3
• /
• pp.293-300
• /
• 1999

고주파 마그네트론 스퍼터법을 이용한 YIG(yttrium iron garnet)박막 제조시 기판유형, 기판온도, 스퍼터전력, 스퍼터가스 등의 증착변수와 증착후 열처리 조건이 YIG 박막의 결정성, 화학조성, 미세구조 그리고 자기적 특성에 미치는 영향에 대하여 고찰하였다. 75$0^{\circ}C$ 이상의 온도에서 수행한 증착후 열처리에 의하여 비정질 박막이 결정화되었으며, 특히 GGG(gadolinium gallium garnet)기판 위에 제조된 박막은 강한 (111)우선배향성을 나타냈다. 박막조성은 스퍼터가스 내의 산소분율에 민감하게 영향을 받았으며, 산소분율이 20%인 스퍼터가스를 사용하여 제조된 박막은 Y2.88Fe3.84O12의 조성을 나타내었다. 증착후 열처리 온도가 90$0^{\circ}C$로부터 110$0^{\circ}C$로 증가함에 따라, GGG 기판위의 박막의 표면거칠기는 2.5nm에서 40nm로 증가하였으며, 보자력과 강자성 공명 선폭은 감소하였다.

• Electronics and Telecommunications Trends
• /
• v.10 no.1 s.35
• /
• pp.47-57
• /
• 1995

최근 전자 및 통신기기에는 시스템의 소형화, 고기능 및 고신뢰도를 실현하기 위하여 하나의 기판위에 여러개의 chip을 장착하는 다중칩 패키지 기술이 사용되고 있다. 그러나 이로 인하여 기판 면적당 칩수의 증가로 power dissipation이 증가하게 되었으며, 이러한 power의 증가는 온도를 상승시켜서 시스템의 신뢰도를 저하시키는 원인이 되고 있기 때문에 이에 대한 열 해석이 요구되어진다. 따라서 본 고에서는 다중칩 패키지의 열 성능을 위하여 전도성이 좋은 세라믹 기판의 과도 온도 특성을 해석하고자, 전기적 유사 회로를 이용하여 thermal via가 없는 경우와 있는 경우에 대하여 열전달 특성을 고찰하였다. 그 결과 themal via에 의한 기판의 열전달 향상으로 다중칩 패키지의 동작 온도가 낮아짐을 알 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.129.1-129.1
• /
• 2016

반도체, 디스플레이, PC 등 전자기기의 경우 소자 내 발생된 열로 인해 기기의 성능 및 효율, 수명 등이 감소하기 때문에 이러한 내부 열을 외부로 방출시켜줄 필요가 있다. 일반적으로 heat pipe나 냉각 팬(fan) 등의 외부장치에 의해 강제적으로 냉각해주는 기술이 있지만 휴대용 디바이스와 같이 작은 전자기기의 경우 소자 자체적으로 열전도 특성이 뛰어난 기판을 사용하여 열전도에 의해 열이 소자 밖으로 방출될 수 있도록 방열 설계를 해주어야 한다. 따라서 소자 전체를 지지해주고 열전도에 의해 방열 기능을 해주는 방열기판에 대한 관심이 증가하고 있다. 현재 가장 많이 사용되어지는 세라믹 방열기판으로는 알루미나가 있지만 보다 소자의 집적화와 고성능화로 인하여 열전도도가 높은 질화규소 기판의 요구가 증대되고 있다. 하지만 이러한 질화규소기판에 금속전극을 형성하는 기술은 종래의 알루미나 기판에 이용한 DPC(Direct Plated Copper), DBC(Direct Bonded Copper)기술을 적용할 수 없다. 그래서 현재는 메탈블레이징을 이용하여 전극을 형성하지만 공정비용 및 대형기판에 형성이 어려운 단점이 있다. 따라서, 본 연구에서는 질화규소 방열기판에 전기화학공정을 통하여 밀착력이 우수한 금속 전극 회로층 형성에 대한 연구를 진행하였다. 질화규소 방열기판에 무전해 Ni 도금을 통하여 금속층을 형성하는데 이 때 세라믹 기판과 금속층 사이의 낮은 밀착력을 향상시키기 위해 습식공정을 통하여 표면처리를 진행하였다. 또한 촉매층을 $Pd-TiO_2$ 층을 이용하여 무전해 도금공정을 이용하여 Ni, 전극층을 형성하였다. 질화규소 표면에 OH기 형성을 확인하기 위해 FT-IR(Fourier-transform infrared spectroscopy)분석을 실시하였으며 OH 그룹 형성 및 silane의 화학적 결합으로 인해 금속 전극층의 밀착력이 향상된 것을 cross hatch test 및 scratch test를 통해 확인하였고 계면 및 표면형상 특성 등을 분석하기 위해 TEM(Transmission electron microscopy), SEM(Scanning electron microscopy), AFM(Atomic-force microscopy)등의 장비를 이용하였다.

• Proceedings of the Korean Ceranic Society Conference
• /
• 2004.04b
• /
• pp.41.1-41.1
• /
• 2004

• Proceedings of the Korean Ceranic Society Conference
• /
• 2004.10a
• /
• pp.94.4-94.4
• /
• 2004

• Proceedings of the Korean Ceranic Society Conference
• /
• 2000.04a
• /
• pp.147.2-147.2
• /
• 2000

• Proceedings of the Korean Ceranic Society Conference
• /
• 2003.04a
• /
• pp.200.1-200
• /
• 2003