• 제목/요약/키워드: 설계 행렬

검색결과 721건 처리시간 0.029초

통신신호처리를 위한 Jacket 행렬의 특성(特性) (Characteristics of Jacket Matrix for Communication Signal Processing)

  • 이문호;김정수
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권2호
    • /
    • pp.103-109
    • /
    • 2021
  • 1893년 불란서 Hadamard가 발표한 직교 Hadamard 행렬에 대해 이문호교수는 1989년에 Center Weight Hadamard로 새롭게 정의하여 발표했고 1998년에는 Jacket 행렬을 발견했다. Jacket 행렬은 Hadamard 행렬을 일반화한 것이다. 본 논문에서는 Symmetric Jacket 행렬을 구해 중요한 속성과 패턴을 분석하고 Jacket 행렬의 행렬식과 Eigenvalue을 얻는 방법을 제시하며 Eigen decomposition를 사용하여 이를 증명했다. 이러한 계산은 신호 처리 및 직교 코드 설계에 유용하다. 행렬의 체계를 분석하기 위해 DFT, DCT, Hadamard, Jacket 행렬로 비교해 본다. Galois Field의 대칭 행렬에서 Jacket 행렬의 element-wise inverse 관계를 수학적으로 증명하고 직교 성질 AB=I 관계를 유도했다.

구조적 LDPC 부호의 효율적인 설계 (Efficient Design of Structured LDPC Codes)

  • 정비웅;김준성;송홍엽
    • 한국통신학회논문지
    • /
    • 제31권1C호
    • /
    • pp.14-19
    • /
    • 2006
  • LDPC 부호의 높은 부호화 복잡도는 구조적인 패리티 검사 행렬의 설계로 해결할 수 있다. 패리티 검사 행렬을 같은 유형의 블록으로 구성한다면 복호화기의 구현이 간단해지고 구조적 복호화가 가능하며 LDPC 부호를 저장하는데 필요한 메모리를 줄일 수 있는 장점이 있다. 본 논문에서는 부행렬 단위의 girth 조건과 PEG 알고리즘, 비트 노드의 connectivity를 이용하여 부행렬이 순환행렬이나 영행렬로 구성되는 짧은 길이를 갖는 구조적 LDPC 부호의 생성 알고리즘을 제안하였다. 이 알고리즘으로 생성된 부호는 구조적 제한이 없이 생성된 부호에 비하여 낮은 SNR에서는 비슷한 성능을, 높은 SNR에서는 더 좋은 성능을 내는 것을 모의 실험을 통해 확인하였다.

Wavelet변환과 신경회로망에 의한 위장 영상의 질환 부위 패턴 인식 알고리즘 (Disease Region Pattern Recognition Algorithm of Gastrointestinal Image using Wavelet Transform and Neural Network)

  • 이상복;이주신
    • 전자공학회논문지S
    • /
    • 제36S권5호
    • /
    • pp.70-77
    • /
    • 1999
  • 본 논문에서는 Wavelet을 이용한 위장 영상의 질환 부위 특징을 추출하여 질환 부위 패턴을 인식할 수 있는 알고리즘을 제안하였다. 전처리 과정으로서 위장 영상이 형태정보는 입력 영상을 DWT(Discrete wavelet transform)에 의해 4레벨 DWT 계수 행렬을 구하고 계수 행렬의 특징에 따라 저주파 계수 행렬로부터 저주파 특징 파라미터 32개, 수평 고주파 계수 행렬로부터 수평 고주파 특징 파라미터 16개, 수직 고주파 계수 행렬로부터 수직 고주파 특징 파라미터 16개, 그리고, 대각 고주파 계수 행렬로부터 대각 고주파 특징 파라미터 32개 등 모두 96개의 특징 파라미터를 추출한 후 각각의 특징 파라미터를 최대 값+0.5로 최소 값을 -0.5로 정규화 하여 신경회로망의 입력 벡터로 사용하였다. 위장 영상 패턴 인식을 위한 신경회로망은 교사 학습을 요구하는 다층 구조의 오차 역전파(Error back propagation)알고리즘으로 하였고 구조적 특성을 이용하여 입력층, 중간층, 출력층의 계층 구조로 설계하였다. 설계된 신경회로망의 학습은 학습계수를 0.2로 모우멘텀을 0.6으로 설정하여 출력층 최대오차가 0.01보다 작을 때까지 수행하였으며 약 8000회 정도 학습한 결과 설정값 보다 작은 결과를 얻었고 질환의 종류나 위치, 크기에 관계없이 100%의 인식률을 얻었다.

  • PDF

충격파를 고려한 입체교차로의 감속차로 길이 산정방안 (Determination of Deceleration Lane Length in Interchange with Shock-Wave Theory)

  • 김정현
    • 한국도로학회논문집
    • /
    • 제11권1호
    • /
    • pp.145-151
    • /
    • 2009
  • 현행 고속도로 연결로 중 감속차로의 길이는 자유교통류 상태에서 유출차량이 본선과 유출부 사이의 속도의 차이에 적응할 수 있는 제동거리로써 결정된다. 그러나 실제 도로의 운영상태에서는 항상 자유교통류 상태를 유지할 수 없으며 때로는 유출부에서 대기행렬이 형성되게 된다. 대기행렬은 그 이후 접근하는 유출차량이 감속차로 이전에서부터 감속을 해야 하는 상황을 발생시켜 본선 교통류에 영향을 주게 될 뿐만 아니라, 일부 입체교차로에서는 감속차로의 길이보다 더 길게 대기행렬이 형성됨으로 인하여 본선 최하위 차로까지 점유하게 되어 소통 및 안전에 큰 지장을 초래하고 있다. 본 연구에서는 이러한 문제를 해결할 수 있는 대안을 개발할 수 있는 방법론을 개발하기 위하여 충격파 이론을 적용하여 본선 및 유출부의 교통량, 설계속도 등에 따른 유출부 감속차로에서의 대기행렬 길이를 산정하여 현행 감속차로의 길이와 비교하였다. 그리고 대기행렬이 본선 교통류에 대한 영향을 최소화할 수 있도록 감속차로의 수에 따른 대기행렬길이의 변화도 분석하였다. 결과에 의하면 유출램프의 설계속도를 10km/h 상향시킴으로써 대기행렬의 길이는 10% 감소되며, 램프의 차로수를 1개에서 2개로 증가시키게 되면 50%의 대기행렬 감소를 기대할 수 있는 것으로 분석되었다.

  • PDF

부분 중첩 안테나 배열 구조를 갖는 대용량 MIMO 시스템을 위한 하이브리드 프리코더 설계 (Hybrid Precoder Design for Massive MIMO Systems with OSA structure)

  • 서방원
    • 한국정보통신학회논문지
    • /
    • 제25권2호
    • /
    • pp.274-279
    • /
    • 2021
  • 일반적인 대용량 안테나 시스템은 RF 체인의 개수가 매우 많기 때문에, 구현 비용 및 복잡도가 크게 증가하는 단점이 있다. 이러한 문제를 해결하기 위하여 하이브리드 프리코더 설계 기법들이 제안되었으나, RF 체인이 모든 안테나에 연결되기 때문에, 여전히 구현 비용과 복잡도가 너무 높은 상태이다. 본 논문에서는 부분 중첩 안테나 구조를 갖는 대용량 MIMO 시스템을 고려하고 하이브리드 프리코더 설계 방법을 제안한다. 부분 중첩 구조에서는 RF 대역 아날로그 프리코딩 행렬의 많은 원소들이 0의 값을 갖는 듬성 행렬 형태를 갖는다. 이러한 듬성 행렬의 특성을 이용하여, GTP 기반의 RF 대역 아날로그 프리코딩 행렬 및 기저대역 디지털 프리코딩 행렬을 설계하는 방법을 제안한다. 모의실험을 통하여, 제안 기술이 일반적인 완전 연결 구조를 갖는 경우와 비교해서 20~30% 정도의 구현 복잡도를 가지고도, 완전 연결 구조의 85% 이상의 주파수 효율 성능을 갖는다는 것을 보인다.

최적 시스토릭 어레이의 자동설계 (The Automatic Design of Optimal Systolic Arrays)

  • 성기택;신동석;이덕수
    • 수산해양기술연구
    • /
    • 제26권3호
    • /
    • pp.295-302
    • /
    • 1990
  • 본 연구에서는 시스토릭 어레이의 처리요소 수와 주어진 알고리즘을 처리하는 시간 두 평가기준에 대해서 최적의 시스토릭 어레이를 구현하기 위한 자동설계 소프트웨어 패케지를 개발하였다. 알고리즘의 크기에 맞는 시스토릭 어레이는 많은 처리요소를 요구하기 때문에 비효율적이므로 알고리즘을 분할하여 고정된 크기의 시스토릭 어레이로 사상시키는 방법을 이용했다. 시스토릭 어레이 설계과정에서 고려될 수 있는 여러 가지 사항들을 고려하여 처리요소의 통신패스 방향의 수를 줄이고 의존행렬의 열 벡터에서 값이 같은 열 벡터는 단일화하여 의존행렬의 크기를 줄여 발생되는 이용행렬의 수를 크게 줄였다. 따라서 기존의 Moldovan에 의한 방법보다 시스토릭 어레이를 설계하는 시간을 단축시켰으며, 처리요소의 수, 알고리즘의 수행시간, 분할밴드의 수 등을 계산하여 최적의 시스토릭 어레이를 설계했다. 작성된 프로그램에 동적 프로그래밍 알고리즘, QR분해 알고리즘과 행렬곱 알고리즘을 적용하여 각각에 대한 최적의 시스토릭 어레이를 설계하였으며 설계된 어레이의 구성을 CRT에 나타내어 어레이의 형태를 쉽게 인식할 수 있게 했다. 본 연구의 결과는 빠른 응답을 요구하는 신호 처리 및 데이터베이스 등에서 특수회로를 설계할 때 응용 될 수 있다. 그러나 본 연구에서의 시스토릭 어레이는 처리요소들이 분산되어 지역적으로 상호 연결되어 있으므로 한 처리요소가 제대로 동작하지 않으며 전체결과가 잘못된다. 따라서 몇 개의 처리 요소가 동작되지 않을 경우에도 전체 시스템이 정확하게 동작할 수 있는 폴트톨러런스 시스템의 설계가 앞으로의 고려사항이다.

  • PDF

마운트지지 구조물의 강체특성의 실험적 규명법의 개발

  • 정의봉;류석주;정충길;고동민
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1995년도 춘계학술대회 논문집
    • /
    • pp.591-595
    • /
    • 1995
  • 진동구조물의 해석 또는 설계변경 등을 위해서는 구조물의 강체특성(질량, 질량중심위치, 관성모멘트, 관성적, 주축방향)을 정확히 추정할 필요가 있다. 본 연구에서는 Direct System Identification Method를 애용하여 진동 시험으로부터 얻어진 잡음이 혼입된 데이터로 부터 특성행렬(질량행렬, 감쇄행렬, 강성행렬의총칭)을 직접 규명하는 반복계산에 의한 노이즈에 강인한 방법의 개발과 가상중심점을 이용하지 않고 실험으로 부터 얻어지는 병진성분 데이터를 직접 이용하여 강체특성을 추정하는 방법을 개발한다. 마운트 지지된 평판모델에 대한 실험적 응용과 시뮬레이션에 의한 soild 모델 응용으로 본 연구의방법의 타당성을 검증한다.

새로운 블록순환 Hadamard 행렬 (The New Block Circulant Hadamard Matrices)

  • 박주용;이문호;단위
    • 전자공학회논문지
    • /
    • 제51권5호
    • /
    • pp.3-10
    • /
    • 2014
  • 본 논문에서는 기존 Toeplitz행렬(matrix)과 블록 순환(block circulant)행렬에 대해 검토하고, 새로운 순환 Hadamard 행렬을 제안했다. 제안한 순환 Hadamard 행렬은 +1과 -1로 구성되나 구조가 기존 Hadamard 행렬과는 다르다. 고속 알고리즘을 통해 원래의 계산량을 $Nlog_2N$개의 덧셈으로 줄일 수 있다. 이 행렬은 Massive MIMO 채널 추정 및 FIR 필터 설계, 신호처리 등에 응용이 가능하다.

멀티플렉서 기반의 비트 연속 승산기를 이용한 시스톨릭 어레이 며 행렬 승산기 구현 (Implementation of the Systolic Array for Band Matrix Multiplication using Mutiplexer-based Bit-serial Multiplier)

  • 한영욱;김진만;유명근;송기용
    • 융합신호처리학회 학술대회논문집
    • /
    • 한국신호처리시스템학회 2003년도 하계학술대회 논문집
    • /
    • pp.288-291
    • /
    • 2003
  • 본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

  • PDF

행렬 부호 함수를 이용한 대규모 선형 시불변 계통의 준최적 합성 제어기의 설계에 관한 연구 (On the near optimal composite regulator problem for the large scale linear time invariant system using matrix sign function)

  • 천희영;박귀택;이동기
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1986년도 한국자동제어학술회의논문집; 한국과학기술대학, 충남; 17-18 Oct. 1986
    • /
    • pp.566-570
    • /
    • 1986
  • 본 논문의 목적은 대규모 선형 시불변 계통에 대한 합성 제어기의 설계에 관한 새로운 방법을 제시하기 위한 것이다. 주어진 계통을 행렬 부호 함수를 이용하여 그 고유치의 크기에 따라 블럭 대각 분해하고 각부 계통에 대한 최적 제어기 및 전체계통에 대한 준최적 합성 제어기를 설계한다. 이 방법은 주어진 계통의 고유치를 미리 알 필요가 없으며 계통의 블력 분해 과정에서 Riccati 방정식및 Lyapunov 방정식의 해를 구할 필요가 없고 특이섭등 기법이나 Two time scale seperation 방법에서의 제약조건에 관계없이 광범위하게 적용되는 장점이 있다.

  • PDF