• Title/Summary/Keyword: 설계행렬

Search Result 723, Processing Time 0.028 seconds

Characteristics of Jacket Matrix for Communication Signal Processing (통신신호처리를 위한 Jacket 행렬의 특성(特性))

  • Lee, Moon-Ho;Kim, Jeong-Su
    • The Journal of the Institute of Internet, Broadcasting and Communication
    • /
    • v.21 no.2
    • /
    • pp.103-109
    • /
    • 2021
  • About the orthogonal Hadamard matrix announced by Hadamard in France in 1893, Professor Moon Ho Lee newly defined it as Center Weight Hadamard in 1989 and announced it, and discovered the Jacket matrix in 1998. The Jacket matrix is a generalization of the Hadamard matrix. In this paper, we propose a method of obtaining the Symmetric Jacket matrix, analyzing important properties and patterns, and obtaining the Jacket matrix's determinant and Eigenvalue, and proved it using Eigen decomposition. These calculations are useful for signal processing and orthogonal code design. To analyze the matrix system, compare it with DFT, DCT, Hadamard, and Jacket matrix. In the symmetric matrix of Galois Field, the element-wise inverse relationship of the Jacket matrix was mathematically proved and the orthogonal property AB=I relationship was derived.

Efficient Design of Structured LDPC Codes (구조적 LDPC 부호의 효율적인 설계)

  • Chung Bi-Woong;Kim Joon-Sung;Song Hong-Yeop
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.31 no.1C
    • /
    • pp.14-19
    • /
    • 2006
  • The high encoding complexity of LDPC codes can be solved by designing structured parity-check matrix. If the parity-check matrix of LDPC codes is composed of same type of blocks, decoder implementation can be simple, this structure allow structured decoding and required memory for storing the parity-check matrix can be reduced largely. In this parer, we propose a construction algorithm for short block length structured LDPC codes based on girth condition, PEG algorithm and variable node connectivity. The code designed by this algorithm shows similar performance to other codes without structured constraint in low SNR and better performance in high SNR than those by simulation

Disease Region Pattern Recognition Algorithm of Gastrointestinal Image using Wavelet Transform and Neural Network (Wavelet변환과 신경회로망에 의한 위장 영상의 질환 부위 패턴 인식 알고리즘)

  • 이상복;이주신
    • Journal of the Korean Institute of Telematics and Electronics S
    • /
    • v.36S no.5
    • /
    • pp.70-77
    • /
    • 1999
  • 본 논문에서는 Wavelet을 이용한 위장 영상의 질환 부위 특징을 추출하여 질환 부위 패턴을 인식할 수 있는 알고리즘을 제안하였다. 전처리 과정으로서 위장 영상이 형태정보는 입력 영상을 DWT(Discrete wavelet transform)에 의해 4레벨 DWT 계수 행렬을 구하고 계수 행렬의 특징에 따라 저주파 계수 행렬로부터 저주파 특징 파라미터 32개, 수평 고주파 계수 행렬로부터 수평 고주파 특징 파라미터 16개, 수직 고주파 계수 행렬로부터 수직 고주파 특징 파라미터 16개, 그리고, 대각 고주파 계수 행렬로부터 대각 고주파 특징 파라미터 32개 등 모두 96개의 특징 파라미터를 추출한 후 각각의 특징 파라미터를 최대 값+0.5로 최소 값을 -0.5로 정규화 하여 신경회로망의 입력 벡터로 사용하였다. 위장 영상 패턴 인식을 위한 신경회로망은 교사 학습을 요구하는 다층 구조의 오차 역전파(Error back propagation)알고리즘으로 하였고 구조적 특성을 이용하여 입력층, 중간층, 출력층의 계층 구조로 설계하였다. 설계된 신경회로망의 학습은 학습계수를 0.2로 모우멘텀을 0.6으로 설정하여 출력층 최대오차가 0.01보다 작을 때까지 수행하였으며 약 8000회 정도 학습한 결과 설정값 보다 작은 결과를 얻었고 질환의 종류나 위치, 크기에 관계없이 100%의 인식률을 얻었다.

  • PDF

Determination of Deceleration Lane Length in Interchange with Shock-Wave Theory (충격파를 고려한 입체교차로의 감속차로 길이 산정방안)

  • Kim, Jeong-Hyun
    • International Journal of Highway Engineering
    • /
    • v.11 no.1
    • /
    • pp.145-151
    • /
    • 2009
  • Current highway design standards is based on the safety under the free flow condition. The length of deceleration lane is also determined in terms of the deceleration distance which is necessary for the driers to adjust the vehicle speed from the speed limit on the main road to that on the exit ramp of the interchange. However, the queues are frequently developed on the deceleration, and the following vehicles to exit must decelerate on the main road. It may cause delay on the main road and traffic accidents. This study is to suggest a methodology to minimize such problems with the shock-wave theory. The queue length of exiting vehicles can be estimated by the design speeds, traffic volumes of main road and the exiting ramp, and the countermeasures to the operational problems. According to the results, the queue length can be shortened to 80% by upgrading the design speed of exit ramp as the amount of 10km/h. Fifty percent of queue length can be shortened by adding an additional lane on the ramp to two lanes.

  • PDF

Hybrid Precoder Design for Massive MIMO Systems with OSA structure (부분 중첩 안테나 배열 구조를 갖는 대용량 MIMO 시스템을 위한 하이브리드 프리코더 설계)

  • Seo, Bangwon
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.25 no.2
    • /
    • pp.274-279
    • /
    • 2021
  • Since conventional massive antenna systems require too many RF chains, they have disadvantages of high implementation cost and complexity. To overcome this problem, hybrid precoding schemes have been proposed. But, they are still of high implementation cost and complexity because RF chains are connected to all antenna elements. In this paper, we consider massive MIMO systems with overlapped sub-array (OSA) structure and then, propose a hybrid precoding scheme. In the overlapped subarray structure, RF analog precoding matrix has a sparse structure where many elements of RF analog precoding matrix are zeros. Using this sparse property, we propose a GTP-based precoder design method for RF and baseband digital precoding. Through simulation, we show that the proposed scheme has more than 85% of the spectral efficiency of the fully-connected structure while having 20~30% of complexity of it.

The Automatic Design of Optimal Systolic Arrays (최적 시스토릭 어레이의 자동설계)

  • Seong, Ki-Taek;Shin, Dong-Suk;Lee, Deok-Su
    • Journal of the Korean Society of Fisheries and Ocean Technology
    • /
    • v.26 no.3
    • /
    • pp.295-302
    • /
    • 1990
  • In this paper, a methodology for the automatic design of the optimal systolic arrays is proposed. Algorithm transformation is the main mathematical tool on which this methodology is based. Also, technique for partitioning algorithm into systolic arrays is presented. Algorithm partitioning is essential when the size of the computational problem is larger than the size of the array. This study results in (a) reduction of the design time of systolic arrays for given algorithms, (b) CRT display of the structures of systolic arrays, and (c) automatic designing of the optimal systolic array by the criteria such as the number of processing elements, bands, and communication paths. The procedure for these results was programmed using HP BASIC language on HP-9836 computer.

  • PDF

마운트지지 구조물의 강체특성의 실험적 규명법의 개발

  • 정의봉;류석주;정충길;고동민
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 1995.04a
    • /
    • pp.591-595
    • /
    • 1995
  • 진동구조물의 해석 또는 설계변경 등을 위해서는 구조물의 강체특성(질량, 질량중심위치, 관성모멘트, 관성적, 주축방향)을 정확히 추정할 필요가 있다. 본 연구에서는 Direct System Identification Method를 애용하여 진동 시험으로부터 얻어진 잡음이 혼입된 데이터로 부터 특성행렬(질량행렬, 감쇄행렬, 강성행렬의총칭)을 직접 규명하는 반복계산에 의한 노이즈에 강인한 방법의 개발과 가상중심점을 이용하지 않고 실험으로 부터 얻어지는 병진성분 데이터를 직접 이용하여 강체특성을 추정하는 방법을 개발한다. 마운트 지지된 평판모델에 대한 실험적 응용과 시뮬레이션에 의한 soild 모델 응용으로 본 연구의방법의 타당성을 검증한다.

The New Block Circulant Hadamard Matrices (새로운 블록순환 Hadamard 행렬)

  • Park, Ju Yong;Lee, Moon Ho;Duan, Wei
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.51 no.5
    • /
    • pp.3-10
    • /
    • 2014
  • In this paper we review the typical Toeplitz matrices and block circulant matrices, and propose the a circulant Hadamard matrix which is consisted of +1 and -1, but its structure is different from typical Hadamard matrix. The proposed circulant Hadamard matrix decreases computational complexities to $Nlog_2N$ additions through high speed algorithm compare to original one. This matrix is able to be applied to Massive MIMO channel estimation, FIR filter design, amd signal processing.

Implementation of the Systolic Array for Band Matrix Multiplication using Mutiplexer-based Bit-serial Multiplier (멀티플렉서 기반의 비트 연속 승산기를 이용한 시스톨릭 어레이 며 행렬 승산기 구현)

  • 한영욱;김진만;유명근;송기용
    • Proceedings of the Korea Institute of Convergence Signal Processing
    • /
    • 2003.06a
    • /
    • pp.288-291
    • /
    • 2003
  • 본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

  • PDF

On the near optimal composite regulator problem for the large scale linear time invariant system using matrix sign function (행렬 부호 함수를 이용한 대규모 선형 시불변 계통의 준최적 합성 제어기의 설계에 관한 연구)

  • 천희영;박귀택;이동기
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 1986.10a
    • /
    • pp.566-570
    • /
    • 1986
  • 본 논문의 목적은 대규모 선형 시불변 계통에 대한 합성 제어기의 설계에 관한 새로운 방법을 제시하기 위한 것이다. 주어진 계통을 행렬 부호 함수를 이용하여 그 고유치의 크기에 따라 블럭 대각 분해하고 각부 계통에 대한 최적 제어기 및 전체계통에 대한 준최적 합성 제어기를 설계한다. 이 방법은 주어진 계통의 고유치를 미리 알 필요가 없으며 계통의 블력 분해 과정에서 Riccati 방정식및 Lyapunov 방정식의 해를 구할 필요가 없고 특이섭등 기법이나 Two time scale seperation 방법에서의 제약조건에 관계없이 광범위하게 적용되는 장점이 있다.

  • PDF