• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.61-74
• /
• 2002

본 논문에서는 시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로를 합성하는 방법을 기술한다. 이 방법에서는 상태 그래프를 생성하지 않고 신호 전이 그래프로부터 직접 신호 전이들간의 관계를 구하여 비동기 회로를 합성한다. 본 논문의 합성 방법에서는 자유 선택 신호 전이 그래프를 선택 행위가 없는 결정성 신호 전이 그래프에 대하여 타이밍 분석을 수행하여 임의의 두 신호 전이 사이의 시간 제약 병렬 관계와 시간 제약 인과 관계를 구한다. 다음에는 이 관계들을 이용하여 각 결정성 신호 전이 그래프에 대한 합성을 수행하고 그 결과를 합병함으로써 전체 회로를 합성한다. 실험 결과에 의하면 본 논문에서 제안한 합성 방법은 상태 공간이 큰 회로에 대하여 현저하게 합성시간을 단축시킬 수 있을 뿐 만 아니라 기존의 상태 그래프 기반 합성 방법과 비교하여 거의 같은 면적의 회로를 합성한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권1_2호
• /
• pp.110-123
• /
• 2001

본 논문에서는 자유 선택 신호 전이 그래프와 비동기 유한 상태기로 기술된 회로 명세로부터 직접 속도 독립 회로를 합성하는 시스템에 대해 기술한다. 기존의 상태 그래프 기반의 합성 시스템은 상태의 수가 지수승으로 증가할 수 있기 때문에 큰 규모의 회로에 대해서는 합성에 실패할 수 있다는 문제점을 가지고 있다. 이를 해결하기 위해 여러 직접 합성 방법들이 제안되었는데, 본 논문의 합성 시스템은 마크드 그래프 분할 방법과 임시 전이의 사용을 허용함으로써 합성할 수 있는 회로의 범위를 넓혔다. 기존의 벤치마크 회로에 대한 실험결과 본 합성 시스템은 기존의 상태 그래프 기반의 합성 시스템에 비하여 현저하게 수행 속도를 단축시킬 수 있었고 기존의 직접 합성 시스템에 비하여 보다 확장된 그리고 보다 실용적인 회로 명세를 처리할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제16권8호
• /
• pp.85-93
• /
• 2011

본 논문에서는 서울 목동에 운영 중인 PLC기반 통합원격검침시스템의 기능 요소별 역할을 분석하고 취약한 부분에 대해서는 개선 항목을 제시하였으며 수집된 에너지 사용량인 검침 데이터를 분석하여 사용자의 비정상적인 생활을 추정할 수 있는 방법을 연구하였다. 검침 데이터의 고주파 성분을 제거한 후 원본 그래프와 비교하여 변환 전의 데이터 그래프특성을 보유하고 있는지 확인하였다. 시험 결과 전체 주파수 대역이 포함된 원본 데이터 그래프에 비해서 저주파 대역만 선택하여 역변환 처리과정을 거친 그래프가 원본 데이터의 그래프 특성을 유지하면서 단순하고 매끄러운 곡선 형태를 가지고 있었다. 이 특성을 다르게 해석하면 변환 전 검침 데이터 특성 그래프는 시간영역의 순시유틸리티 사용량의 평균치 데이터로 비정상적인 소비상태를 결정하기에 부적합한 형태였지만, 주파수처리를 거친 신호는 유틸리티의 소비상태를 단순하면서 직관적인 판단이 가능한 형태를 가지고 있음을 확인할 수 있었다.