• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.9 no.5
• /
• pp.521-526
• /
• 1999

It was investigated that traps were generated inside of the oxide and at the oxide interfaces by the stress bias voltage. The charge state of the traps can easily be changed by application of low voltage after the stress high voltage. It determined to the relative traps locations inside the oxides ranges from 113.4$\AA$to 814$\AA$ with capacitor areas of $10^{-3}{$\mid$textrm}{cm}^2$. The traps are charged near the cathode with negative charge and charged near the anode with positive charge. The oxide charge state of traps generated by the stress high voltage contain either a positive or a negative charge.

• Korean Journal of Materials Research
• /
• v.3 no.4
• /
• pp.352-360
• /
• 1993

A nitride layer was df'posited on the thermal oxide layer by LPCVD process. ONO(oxidenitricle oxide) capacitors with various thickness of component layer wore fabricated by wet reoxidation of the nitride with and without anrwalmg treatment and their properties were investigated. As a result of observation on the refrative index and etching behavior of the ONO fIlms, the nitride layer OF 40 A thick ness was not so dense that the bottom oxide during the reoxidation process and the capability of securing the capacitance decreased. The conduction current in the ONO multl-Iayer dielctric film was reduced as the bottom(or top) oxide layer became thicker. However, in the case of oxide with thickness more than 50A, it merely plays a factor of reduction in capacitance, and the effect of barrier for hole injection was not so much increased. Annealing of the nitride laypr bpfore reoxidation did not show a grpat effects on the refractive index and capacitance of the film, however, the annealing process increased the breakdown voltage by 2${\cdot}$V.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.66.2-66.2
• /
• 2018

금속의 양극산화 공정(anodizing)은 전해질 내 금속에 인위적으로 전위를 가해 금속 표면에 얇은 산화막(oxide layer)을 형성하여 금속의 내식성, 내마모성을 증가시키는 공정이다. 타이타늄은 가볍고 단단하여 산업분야에 유용하게 사용되며 이와 같은 양극산화 공정을 통해 내식성, 내마모성을 크게 높일 수 있다. 본 연구에서는 항공기 부품용 타이타늄의 최적 양극산화 조건을 찾기 위해 전압의 파형, 전해액의 조성에 따라 양극산화 실험을 진행하였다. SEM, AFM, EDS, 분광측색계, 색채색차계 등을 이용하여 각 조건에 해당하는 타이타늄의 산화막($Tio_2$)의 두께, crack 형태, pore 형태, 균일도, 표면 조도, 내전압, 색 수치를 분석하였다. 그 결과 전압 DC 140 V, 주성분이 KOH $Na_3PO_4{\cdot}12H_2O$인 전해액으로 이루어진 양극산화 조건에서 가장 균일하고 색 재현성이 우수한 타이타늄의 산화막($Tio_2$)을 형성하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2004.11a
• /
• pp.195-198
• /
• 2004

실리콘 산화막 위에 구리 확산 방지막으로서 W-N 박막을 $NH_3$ 펄스 플라즈마를 이용한 원자층 증착방법으로 형성하였다. 플라즈마 원자층 증착방법 (PPALD)은 일반적인 원자층 증착방법(ALD)의 성장 기구를 그대로 따라 간다. 그러나 일반적인 ALD 방법에 의해 증착한 W-N 박막에 비해 PPALD 방법으로 증착한 W-N 박막은 F 함유량과 비저항이 감소하였고 열적 안정성에 대한 특성도 향상되었다. 또한 $WF_6$ 가스는 실리콘 산화막과 반응을 하지 않기 때문에 $WF_6$ 가스와 $NH_3$ 가스를 사용해서 ALD 증착방법으로 실리콘 산화막 위에 W-N 박막을 증착하기 어려운 문제점(8,9)을 $NH_3$ 반응종으로 실리콘 산화막 표면을 먼저 변형시켜 $WF_6$ 가스가 산화막과 반응을 할 수 있게 함으로써 ALD 방법으로 W-N 박막을 실리콘 산화막 위에 증착 할 수 있었다.

• Korean Journal of Materials Research
• /
• v.8 no.4
• /
• pp.368-374
• /
• 1998

The corrosion characteristics of zirconium alloys have been investigated in various aqueous solutions of LiOH. NaOH, KOH, RbOH. and CsOH at 3S$0^{\circ}C$. The concentrations of solutions were set to 4.3 mmol and 32.Smmol with equimolar $M^+$ and OH . The oxide characterization was performed using TEM on the samples corroded in 32. Smmol LiOH, NaOH, and KOH solution. The samples were prepared to have the same oxide thickness for the pretransition and post- transition regimes. Considering the trend of experimental data, the cation would playa major role in the corrosion process of Zr alloys in alkali hydroxide solutions. The microstructures of the oxides formed in various solutions were quite different. In LiOH solution the oxides grown in pre-transition as well as post-transition had the equiaxed structures with many pores and open grain boundaries. The oxides grown in NaOH solution had the protective columnar structures in pre-transition and the equiaxed structures with many open grain boundaries in post- transition. On the other hand. in KOH solution the columnar structure was maintained from pre- transition to post- transition. It was considered that the cation incorporation into zirconium oxide controlled the oxide characteristics and the corrosion acceleration in alkali hydroxide solutions.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.133-133
• /
• 2017

[서론] Pure Ti 및 Ti합금의 양극산화법에 의해 만들 수 있는 자기조직화된 나노튜브피막은 광촉매, 태양전지 등 다양한 분야에서 많은 연구가 되고 있다. 양극산화법에 의해 생성되는 산화피막층의 성장거동에 대해서 지금까지 용액의 pH, 온도 및 인가전압 등 양극산화조건의 영향에 대해 많은 연구가 보고 되었다. 하지만, 양극산화에 사용되는 기판의 특성에 대해서는 많은 연구가 이루어지지 않고 있다. 본 연구에서는 pure Ti 및 Ti-Ni합금에 양극산화법에 의해 생성하는 나노튜브 피막층의 성장거동에 대해 기판의 특성(Ni농도 변화 및 phase변화)이 피막층의 형태 및 성장거동에 미치는 영향에 대해서 조사 하였다. [실험방법] Sample은 pure Ti 및 Ti-xNi(x=49.0, 51.1, 52.2, 52.5 at.%)를 이용하였다. Ti-Ni합금은 아크용해로 제작 후 $1000^{\circ}C$ 에서 24시간 균질화 처리 후 20% 냉간압연을 하였다. 합금의 조성 및 결정구조 분석은 EPMA 및 XRD를 통해 조사 하였고, 양극산화는 미량의 물 및 불화암모늄을 포함한 에틸렌글리콜 용액에서 20, 35, 50V 20분간 실시하였다. 양극산화법에 의해 형성한 산화피막층은 FE-SEM 및 TEM을 통해 관찰 하였다. [결론] Pure Ti의 경우 모든 조건에서 나노튜브형태의 산화막이 형성되는 것을 알 수 있었다. 하지만, Ti-Ni 합금의 경우 20V, 35V에서는 sponge 형태의 산화막이 형성되고, 50V에서만 나노튜브형태의 산화막이 형성 되었다. 또한, 모든 시편에서 양극산화 시간이 증가함에 따라 나노튜브형태의 산화막은 sponge 형태로 구조적 변화가 일어나는 것을 알 수 있었다. 그리고, 기판 Ni농도가 증가 함에 따라 형성되는 산화막의 형태 변화는 가속화 되는 것을 알 수 있었다. 이러한 결과는 양극산화 초기 Ti의 우선적 산화에 의해 Ti과잉의 나노튜브층이 생성되고, 동시에 산화막과 합금계면에 Ni과잉층이 형성되는 것을 알 수 있었다. 산화막과 합금계면에 생성된 Ni과잉층에 의해 양극산화 시간이 증가함에 따라 sponge형태의 산화막이 생성되는 것을 알 수 있었다.

• Korean Journal of Materials Research
• /
• v.3 no.6
• /
• pp.638-644
• /
• 1993

The degradation of dielectric breakdown field of 8nm-thick gate oxide ($SiO_2$) for Tipolycide MOS(meta1-oxide-semiconductor) capacitor with different annealing conditions and thickness of the polysilicon film on gate oxide was investigated. The degree of degradation in dielectric breakdown strength of the gate oxide for Ti-polycide gate became more severe with increasing annealing temperature and time, especially, for the case that thickness of the polysilicon film remained on the gate oxide after silicidation was reduced. The gate oxide degradation may be occurred by annealing although there is no direct contact of Ti-silicide with gate oxide. From SIMS analysis, it was confirmed that the degration of gate oxide during annealing was due to the diffusion of titanium atoms into the gate oxide film through polysilicon from the titanium silicide film.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.23-23
• /
• 2011

Chemical-Mechanical Planarization (CMP) 공정이란 화학적 반응 및 기계적인 힘이 복합적으로 작용하여 표면을 평탄화하는 공정이다. 이러한 CMP 공정은 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위하여 도입되었으며 반도체 제조를 위한 필수공정으로 그 중요성이 강조되고 있다. 특히 최근에는 Inter-Level Dielectric (ILD)의 형성과 Shallow Trench Isolation (STI) 공정에서실리콘 산화막을 평탄화하기 위한 CMP 공정에 대해 연구가 활발히 이루어지고 있다. 그러나 CMP 공정 후 scratch, pitting corrosion, contamination 등의 Defect가 발생하는 문제점이 존재한다. 이 중에서도 scratch는 기계적, 열적 스트레스에 의해 생성된 패드의 잔해, 슬러리의 잔유물, 응집된 입자 등에 의해 표면에 형성된다. 반도체 공정에서는 다양한 종류의 실리콘 산화막이 사용되고 gks이러한 실리콘 산화막들은 종류에 따라 경도가 다르다. 따라서 실리콘 산화막의 경도에 따른 CMP 공정 및 이로 인한 Scratch 발생에 관한 연구가 필요하다고 할 수 있다. 본 연구에서는 scratch 형성의 거동을 알아보기 위하여 boronphoshposilicate glass (BPSG), plasma enhanced chemical vapor deposition (PECVD) tetraethylorthosilicate (TEOS), high density plasma (HDP) oxide의 3가지 실리콘 산화막의 기계적 성질 및 이에 따른 CMP 공정에 대한 평가를 실시하였다. CMP 공정 후 효율적인 scratch 평가를 위해 브러시를 이용하여 1차 세정을 실시하였으며 습식세정방법(SC-1, DHF)으로 마무리 하였다. Scratch 개수는 Particle counter (Surfscan6200, KLA Tencor, USA)로 측정하였고, 광학현미경을 이용하여 형태를 관찰하였다. Scratch 평가를 위한 CMP 공정은 실험에 사용된 3가지 종류의 실리콘 산화막들의 경도가 서로 다르기 때문에 동등한 실험조건 설정을 위해 동일한 연마량이 관찰되는 조건에서 실시하였다. 실험결과 scratch 종류는 그 형태에 따라 chatter/line/rolling type의 3가지로 분류되었다 BPSG가 다른 종류의 실리콘 산화막에 비해 많은 수에 scratch가 관찰되었으며 line type이 많은 비율을 차지한다는 것을 확인하였다. 또한 CMP 공정에서 압력이 증가함에 따라 chatter type scratch의 길이는 짧아지고 폭이 넓어지는 것을 확인하였다. 본 연구를 통해 실리콘 산화막의 경도에 따른 scratch 형성 원리를 파악하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.34 no.9
• /
• pp.1227-1233
• /
• 2010

In the hot section of a gas turbine, the turbine blades were protected from high temperature by providing a thermal barrier coating (TBC) as well as by cooling air flowing through internal passages within the blades. The cooling air then passed through discrete holes on the blade surface, creating a film of cooling air that further protects the surface from the hot mainstream flow. The holes are subjected to stresses resulting from the lateral growth of thermally grown oxide, the thermal expansion misfit between the constituent layers, and the centrifugal force due to high-speed revolution; these stresses often result in cracking. In this study, the deformation and cracks occurring near a hole on a heat-resistant alloy subjected to thermo-mechanical cycling were investigated. The experiment showed that cracks formed around the hole depending on the applied stress level and the number of cycles. These results could be explained by our analytic solution.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.151-151
• /
• 1999

금속-산화막-반도체(MOS) 소자를 이용하는 집적회로의 발전은 게이트 금속의 규격 감소를 필요로 한다. 규격감소에 따른 저항 증가가 중요한 문제점으로 대두되었으며, 그동안 여러 연구자들에 의하여 금속 게이트에 관련된 연구가 진행되어 왔다. 특히 저항이 낮으며 녹는점이 매우 높은 내화성금속(refractory metal)인 텅스텐(tungsten, W)이 차세대 MOS 소자의 유력한 대체 게이트 금속으로 제안되었다. 텅스텐은 스퍼터링(sputtering)과 화학기상 증착(CVD) 방식을 이용하여 성장시킬 수 있다. 스퍼터링에 의한 텅스텐 증착은 산화막과의 접착성은 우수한 반면에 증착과정 동안에 게이트 산화막(SiO2)에 손상을 주어 게이트 산화막의 특성을 열화시킬 수 있다. 반면, 화학기상 증차에 의한 텅스텐 성장은 스퍼터링보다 증착막의 저항이 상대적으로 낮으나 산화막과의 접착성이 좋지 않은 문제를 해결하여야 한다. 본 연구에서는 감압 화학기상 증착(LPCVD)방식을 이용하여 텅스텐 게이트 금속을 100~150$\AA$ 두께의 게이트 산화막(SiO2 또는 N2O 질화막)위에 증착하여 물리 및 전기적 특성을 분석하였다. 물리적 분석을 위하여 XRD, SEM 및 저항등이 증착 조건에 따라서 측정되었으며, 텅스텐 게이트로 구성된 MOS 캐패시터를 제작하여 절연 파괴 강도, 전하 포획 메커니즘 등과 같은 전기적 특성 분석을 실시하였다. 특히 텅스텐의 접착성을 증착조건의 변화에 따라서 분석하였다. 텅스텐 박막의 SiO2와의 접착성은 스카치 테이프 테스트를 실시하여 조사되었고, 증착시의 기판의 온도에 민감하게 반응하는 것을 알 수 있었다. 또한, 40$0^{\circ}C$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.