• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 추계학술대회
• /
• pp.195-198
• /
• 2004

실리콘 산화막 위에 구리 확산 방지막으로서 W-N 박막을 $NH_3$ 펄스 플라즈마를 이용한 원자층 증착방법으로 형성하였다. 플라즈마 원자층 증착방법 (PPALD)은 일반적인 원자층 증착방법(ALD)의 성장 기구를 그대로 따라 간다. 그러나 일반적인 ALD 방법에 의해 증착한 W-N 박막에 비해 PPALD 방법으로 증착한 W-N 박막은 F 함유량과 비저항이 감소하였고 열적 안정성에 대한 특성도 향상되었다. 또한 $WF_6$ 가스는 실리콘 산화막과 반응을 하지 않기 때문에 $WF_6$ 가스와 $NH_3$ 가스를 사용해서 ALD 증착방법으로 실리콘 산화막 위에 W-N 박막을 증착하기 어려운 문제점(8,9)을 $NH_3$ 반응종으로 실리콘 산화막 표면을 먼저 변형시켜 $WF_6$ 가스가 산화막과 반응을 할 수 있게 함으로써 ALD 방법으로 W-N 박막을 실리콘 산화막 위에 증착 할 수 있었다.

• 환경영향평가
• /
• 제13권4호
• /
• pp.187-196
• /
• 2004

매립지에서 배출되는 메탄가스는 이산화탄소에 이어 두 번째로 많이 배출되는 지구온난화 가스이지만 열을 흡수하는 능력에 있어서는 이산화탄소 보다 25에서 35배 정도 더 크기 때문에 지구 온난화 현상에 대한 메탄가스의 영향은 중요하다고 할 수 있다. 매립지로부터 배출되는 메탄가스는 호기성 상태의 매립지 복토층을 통과 할 때 산화될 수 있으므로 매립지 복토층은 메탄가스의 배출을 저감시키는 바이오필터의 역할을 할 수 있다. 본 연구에서는 batch 실험을 통하여 매립지 복토층에서의 메탄산화속도에 대한 토양수분과 온도의 영향을 연구하였다. 최대 산화속도는 토양수분 15%(w/w), 배양온도 $35^{\circ}C$의 환경조건에서 $1.03{\mu}mol\;CH_4g^{-1}soil\;h^{-1}$으로 나타났다. 이러한 실험결과를 이용하여 토양수분과 온도를 함수로 하는 회귀모형을 개발하였다. 또한 전국에 4 군데 지역을 선발하여 각 지역의 토양수분과 온도 데이타를 수집하고 개발된 모형을 이용하여 각 지역에 위치하고 있는 매립장에서의 월 평균 메탄산화량을 예측하였다. 예측 결과 환경조건이 양호한 지역의 매립지 복토는 메탄의 배출량을 저감시킬 수 있는 효율적인 바이오필터의 효과를 가지지만 환경조건이 불리한 지역의 매립지 복토에서는 바이오필터의 효과가 크지 않는다고 할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.295-295
• /
• 2011

전하 저장 층으로 사용된 산화막-실리콘-산화막의 경우 낮은 전압에서 큰 메모리 윈도우를 가짐으로써 비휘발성 메모리에의 가능성을 확인시켜줬다. 하지만, 나쁜 전하지속시간 특성으로 인한 문제점이 있다. 따라서 이를 개선시키기 위하여 터널링 층의 두께를 증가시키고 산화막-실리콘-산화막-실리콘-산화막의 다층 구조를 이용하여 메모리 윈도우 특성의 향상 뿐만 아니라, 전하지속시간 역시 향상 시켰다. 이를 통해 산화막-실리콘-산화막-실리콘-산화막 구조의 비휘발성 메모리를 SOP 디스플레이에 적용할 수 있을 것으로 기대한다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.45-47
• /
• 2002

반도체 소자의 고집적화 및 고속화가 요구됨에 따라 MOSFET 구조의 게이트 절연막으로 사용되고 있는 SiO₂ 박막의 두께를 감소시키려는 노력이 이루어지고 있다. 0.1㎛ 이하의 소자를 위해서는 15Å 이하의 두께를 갖는 SiO₂가 요구된다. 하지만 두께감소는 절연체의 두께와 지수적인 관계가 있는 누설전류를 증가시킨다[1-3]. 따라서 같은 게이트 개패시턴스를 유지하면서 누설전류를 감소시키기 위해서는 높은 유전상수를 갖는 두꺼운 박막이 요구되는 것이다. 그러므로 약 25정도의 높은 유전상수를 갖고 5.2～7.8 eV 정도의 비교적 높은 bandgap을 갖으며, 실리콘과 열역학적으로 안정한 물질로 알려진 HfO2[4-5]가 최근 큰 관심을 끌고 있다. 본 연구에서는 HfO₂ 박막을 실제 소자에 적용하기 위하여 전극 및 열처리에 따른 HfO₂ 박막의 미세구조 및 전기적 특성에 관한 연구를 수행하였다. 이를 위해, HfO₂ 박막을 reactive DC magnetron sputtering 방법으로 증착하고, XRD, TEM, XPS를 사용하여 ZrO₂ 박막의 미세구조를 관찰하였으며, MOS 캐패시터 구조의 C-V 및 I-V 특성을 측정하여 HfO₂ 박막의 전기적 특성을 관찰하였다. HfO₂ 타겟을 스퍼터링하면 Ar 스퍼터링에 의해 에너지를 가진 산소가 기판에 스퍼터링되어 Si 기판과 반응하기 때문에 HfO₂ 박막 형성과 더불어 Si 기판이 산화된다[6]. 그래서 HfO₂같은 금속 산화물 타겟 대신에 순수 금속인 Hf 타겟을 사용하고 반응성 기체로 O₂를 유입시켜 타겟이나 시편위에서 high-k 산화물을 만들면 SiO/sub X/ 계면층을 제어할 수 있다. 이때 저유전율을 갖는 계면층은 증착과 열처리 과정에서 형성되고 특히 500℃ 이상에서 high-k/Si를 열처리하면 계면 SiO₂층은 증가하는 데, 이것은 산소가 HfO₂의 high-k 박막층을 뚫고 확산하여 Si 기판을 급속히 산화시키기 때문이다. 본 방법은 증착에 앞서 Si 표면을 희석된 HF를 이용해 자연 산화막과 오염원을 제거한 후 Hf 금속층과 HfO₂ 박막을 직류 스퍼터링으로 증착하였다. 우선 Hf 긍속층이 Ar 가스 만의 분위기에서 증착되고 난 후 공기중에 노출되지 않고 연속으로 Ar/O₂ 가스 혼합 분위기에서 반응 스퍼터링 방법으로 HfO₂를 형성하였다. 일반적으로 Si 기판의 표면 위에 자연적으로 생기는 비정질 자연 산화막의 두께는 10～15Å이다. 그러나 Hf을 증착한 후 단면 TEM으로 HfO₂/Si 계면을 관찰하면 자연 산화막이 Hf 환원으로 제거되기 때문에 비정질 SiO₂ 층은 관찰되지 않았다. 본 실험에서는 HfO2의 두께를 고정하고 Hf층의 두께를 변수로 한 게이트 stack의 물리적 특성을 살펴보았다. 선증착되는 Hf 금속층을 0, 10, 25Å의 두께 (TEM 기준으로 한 실제 물리적 두께) 로 증착시키고 미세구조를 관찰하였다. Fig. 1(a)에서 볼 수 있듯이 Hf 금속층의 두께가 0Å일때 13Å의 HfO₂를 반응성 스퍼터링 방법으로 증착하면 HfO₂와 Si 기판 사이에는 25Å의 계면층이 생기며, 이것은 Ar/O₂의 혼합 분위기에서의 스퍼터링으로 인한 Si-rich 산화막 또는 SiO₂ 박막일 것이다. Hf 금속층의 두께를 증가시키면 계면층의 성장은 억제되는데 25Å의 Hf 금속을 증착시키면 HfO₂ 계면층은 10Å미만으로 관찰된다. 그러므로 Hf 금속층이 충분히 얇으면 플라즈마내 산소 라디칼, 이온, 그리고 분자가 HfO₂ 층을 뚫고 Si 기판으로 확산되어 SiO₂의 계면층을 성장시키고 Hf 금속층이 두꺼우면 SiO/sub X/ 계면층을 환원시키면서 Si 기판으로의 산소의 확산은 막기 때문에 계면층의 성장은 억제된다. 따라서 HfO₂/Hf(Variable)/Si 계에서 HfO₂ 박막이 Si 기판위에 직접 증착되면, 순수 HfO₂ 박막의 두께보다 높은 CET값을 보이고 Hf 금속층의 두께를 증가시키면 CET는 급격하게 감소한다. 그러므로 HfO₂/Hf 박막의 유효 유전율은 단순 반응성 스퍼터링에 의해 형성된 HfO₂ 박막의 유전율보다 크다. Fig. 2에서 볼 수 있듯이 Hf 금속층이 너무 얇으면 계면층의 두께가 두꺼워 지고 Hf 금속층이 두꺼우면 HfO₂층의 물리적 두께가 두꺼워지므로 CET나 EOT 곡선은 U자 형태를 그린다. Fig. 3에서 Hf 10초 (THf=25Å) 에서 정전 용량이 최대가 되고 CET가 20Å 이상일 때는 high-k 두께를 제어해야 하지만 20Å 미만의 두께를 유지하려면 계면층의 두께를 제어해야 한다.

• 한국재료학회지
• /
• 제8권2호
• /
• pp.154-160
• /
• 1998

다양한 제조 공정하에서 기판위에 형성되는 이중층은 공학적인 관점으로 볼 때 매우 중요한 미세 조직들 중의 하나이다. 이중에서도 고온 산화시에 형성되는 이중층에 관하여는 많은 이론들이 있다. 이 논문에서는 이들 이론들에 대한 가정 및 이론 전개에 대한 고찰을 통해 이들 이론들을 검증하였다. 또 산화 이중층을 진공 박막 제조 및 응고시 형성되는 이중층들과 비교하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.29.1-29.1
• /
• 2011

ReRAM은 metal-oxide-metal구조로 차세대 비활성 메모리를 대체하기 위하여 연구되어왔다. ReRAM은 낮은 전력 소모와 다른 두 저항상태 사이의 높은 scalability를 갖는 장점이 있지만 높은 reset전류와 일정하지 않은 저항 값을 갖고 있어 실용화에 어려움을 겪고 있다. 저항변화현상의 메커니즘은 일반적으로 일정 전압이 가해 졌을 때, MIM 구조의 산화물 내에서 필라멘트가 형성되었다 파괴되는 것으로 알려져 있다. 저항스위칭 메모리의 작동능력을 증진시키기 위해서는, oxide층의 두께조절, 산화층과 electrode 사이의 계면 특성 연구가 필요하다. 본 연구에서는, 전기화학증착법을 이용하여 Au-NiO-Au segmented 나노와이어 구조를 만들었다. 전기화학증착 방법을 이용하면 에칭 손상없이 간단하게 나노 구조체를 형성 할 수 있고, 나노 사이즈로 제작된 산화층이 전도성 필라멘트가 형성되는 영역을 제한하여 reset전류를 줄일 수 있는 장점이 있다. 또한 열처리 과정에서 Au가 NiO부분에 diffusion되는 현상을 이용하여 doping에 따른 switching 변화 특성도 관찰하였다.

• 공업화학
• /
• 제10권2호
• /
• pp.212-217
• /
• 1999

기체투과 특성을 관찰하기 위해 양극산화에 의해 세공직경의 크기가 서로 다른 상부층과 하부층으로 이루어진 이중기하구조의 다공성 알루미나막을 제조하였다. 양극산화는 황산 전해질 하에서 직류에 의한 정전류법으로 행하였으며, 양질의 막을 얻기 위해 열산화, 화학연마, 전해연마 등의 전처리를 한 후 양극산화를 행하였다. 양극산화에 의한 알루미나 막의 제조에서 세공직경은 전해질의 종류 및 농도, 전해 온도, 전류밀도 등에 의존하는데, 전류밀도를 극도로 낮추어 세공직경이 20 nm 이하인 상부층을 제조하고 전류밀도를 높여서 세공직경이 36 nm인 하부층을 제조하였다. 막의 두께는 전기량에 의해 조절되어 상부층의 두께는 약 $6{\mu}m$이었으며 하부층을 포함하는 막의 총 두께는 약 $80{\sim}90{\mu}m$로 제조되었다. 제조된 막은 가압법에 의한 기체투과 실험을 행하였다. 제조된 막의 기체투과 기구는 Knudsen 흐름을 따르는 것을 확인하였다.

• 한국자기학회지
• /
• 제16권2호
• /
• pp.136-139
• /
• 2006

자기터널접합은 일반적으로 $250^{\circ}C$ 이상의 온도에서 터널자기저항비의 저하가 발생하는데 이는 반강자성체로 사용된 IrMn 중 Mn이 강자성체인 CoFe 및 터널배리어로의 내부확산에 기인한다. 자기터널접합의 열적 안정성을 향상시키기 위하여 나노산화층을 삽입하여 Mn의 확산을 제어하였다. CoNbZr 4/CoFe 10/IrMn 7.5/CoFe 3/터널배리어/CoFe 3/CoNbZr 2(nm)와 같은 자기터널접합을 기본구조로 하여 각각의 층에 나노산화층을 삽입하여 열적안정성 및 전자기적 특성을 비교 분석 하였다. 나노산화층의 삽입에 의해 터널자기저항비, 자기터널접합의 표면 평활도 및 열적안정성이 향상되었다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.293-300
• /
• 1995

p-doped poly-Si/SiO2/Si 기판위에 저압 화학증착법(LPCVD)으로 증착한 텅스텐 실리사이드(WS2.7)막을$ 850^{\circ}C$에서 20분 동안 N2 분위기에서 열처리한 후에 건식 분위기에서 열산화하였다. 다결정 실리콘의 인도핑(doping)레벨에 따른 텅스텐 폴리사이드(WSi2.5/poly-Si)막의 산화 성장률과 텅스텐 폴리사이드막의 산화 메카니즘에 대하여 연구하였다. 텅스텐 폴리사이드막의 산화 성장률은 다결정 실리콘의 인(p) 도핑 레벨이 증가함에 따라 증가하였다. 텅스텐 폴리사이드막의 산화는 텅스텐 실리사이드층의 과잉(excess)Si가 초기 산화과정 동안 소모된 후에 다결정 실리콘층의 Si가 소모되었다. 산화막과 산화막을 식각(etching)한 후에 텅스텐 실리사이드막의 표면 거칠기는 다결정 실리？의 인 농도가 적을수록 평탄하였다.

• 한국자기학회지
• /
• 제14권1호
• /
• pp.29-32
• /
• 2004