• 제목/요약/키워드: 비트 수정

검색결과 136건 처리시간 0.034초

SoC 설계를 위한 유효 비트 방식의 비동기 FIFO설계 (Design of an Asynchronous FIFO for SoC Designs Using a Valid Bit Scheme)

  • 이용환
    • 한국정보통신학회논문지
    • /
    • 제9권8호
    • /
    • pp.1735-1740
    • /
    • 2005
  • SoC 설계에서는 많은 수의 IP 들이 하나의 칩에 집적되며 이들은 각각 서로 다른 주파수로 동작해야 가장 효율적으로 동작할 수 있다. 이러한 IP들을 연결하기 위해서는 비동기 클럭 동작 사이에 버퍼 역할을 할 수 있는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 유효 비트 방식의 비동기 FIFO를 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계와 비교 평가한다.

GF(2m) 상의 타원곡선 B-233을 지원하는 32-비트 WMM 기반 ECC 프로세서 (ECC Processor Supporting Elliptic Curve B-233 over GF(2m) using 32-b WMM)

  • 이상현;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2018년도 춘계학술대회
    • /
    • pp.169-170
    • /
    • 2018
  • 이진체 상의 타원곡선 B-233을 지원하는 타원곡선 암호 프로세서를 32-비트 워드기반 몽고메리 곱셈기를 이용하여 설계하였다. 스칼라 곱셈을 위해 수정된 몽고메리 래더 (Modified montgomery ladder) 알고리즘을 적용하여 단순 전력분석에 내성을 갖도록 하였으며, Lopez-Dahab 투영 좌표계와 페르마의 소정리(Fermat's little theorem)를 적용하여 하드웨어 자원 소모가 큰 나눗셈과 역원 연산을 제거하여 저면적으로 설계하였다. 설계된 ECC 프로세서는 Xilinx ISim을 이용하여 기능검증을 하였으며, $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 100 MHz의 동작 주파수에서 9,614 GEs와 4 Kbit RAM으로 구현되었으며, 최대 동작 주파수는 125 MHz로 예측되었다.

  • PDF

LSB 기법을 이용하는 개선된 오디오 스테가노그래피 (The Improved-Scheme of Audio Steganography using LSB Techniques)

  • 지선수
    • 한국산업정보학회논문지
    • /
    • 제17권5호
    • /
    • pp.37-42
    • /
    • 2012
  • 오디오 스테가노그래피는 오디오 매체(신호)에 암호화된 비밀 메시지를 은닉하여 전송하는 일반적이고, 폭넓게 이용되는 통신기법이다. 인간은 청각시스템의 지각능력의 한계 때문에 커버 오디오 파일과 스테고 오디오 파일의 지각품질(perceptual quality) 차이는 없다. 또한 공격자로부터의 안전성과 견고성 측면에서 LSB 기법은 디지털화된 오디오 신호에 메시지를 삽입하는 효율적이고, 경제적인 방법으로 널리 이용되고 있다. 이 논문에서는 LSB 기법을 기반으로 하고, 디지털화된 비밀 메시지의 비트별 위치를 변경하고, 암호화한 후 커버 오디오 매체에 은닉하는 개선된 방법을 제시한다.

NIST P-224 타원곡선을 지원하는 224-비트 ECC 프로세서 (224-bit ECC Processor supporting the NIST P-224 elliptic curve)

  • 박병관;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 춘계학술대회
    • /
    • pp.188-190
    • /
    • 2017
  • 투영(projective) 좌표계를 이용한 스칼라 곱셈(scalar multiplication) 연산을 지원하는 224-비트 타원곡선 암호(Elliptic Curve Cryptography; ECC) 프로세서의 설계에 대해 기술한다. 소수체 GF(p)상의 덧셈, 뺄셈, 곱셈 등의 유한체 연산을 지원하며, 연산량과 하드웨어 자원소모가 큰 나눗셈 연산을 제거함으로써 하드웨어 복잡도를 감소시켰다. 수정된 Montgomery ladder 알고리듬을 이용하여 스칼라 곱셈 연산을 제어하였으며, 단순 전력분석에 보다 안전하다. 스칼라 곱셈 연산은 최대 2,615,201 클록 사이클이 소요된다. 설계된 ECC-P224 프로세서는 Xilinx ISim을 이용한 기능검증을 하였다. Xilinx Virtex5 FPGA 디바이스 합성결과 7,078 슬라이스로 구현되었으며, 최대 79 MHz에서 동작하였다.

  • PDF

다수의 레지스터를 확보하기 위한 ARM Thumb 레지스터 뱅크의 제안 (Banked Register File for ARM Thumb to Secure More Registers)

  • 이제형;박진표;문수묵
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
    • /
    • pp.781-783
    • /
    • 2005
  • ARM 프로세서는 내장형 시스템에서 가장 널리 사용되는 32비트 마이크로 프로세서 중 하나이며, Thumb 명령어 세트는 보다 작은 코드 크기를 위해 제공하는 16비트 확장 명령어 세트이다. Thumb의 약점중의 하나는 줄어든 명령어 길이 때문에 이용할 수 있는 레지스터의 개수가 반으로 줄어든다는 것인데 결과적으로 가용 레지스터의 부족으로 인해 spill 코드가 빈번하게 발생할 수 있다. 우리는 약간의 하드웨어 및 명령어 수정을 통해 뱅크(bank)로 이루어진 레지스터 파일을 제공하고자 한다. 이로 인해 컴파일러는 보다 여유 있는 레지스터를 확보하게 되어 spill 코드가 줄어들게 되므로 보다 작은 크기의 코드를 얻어낼 수 있다. 이 변화된 형태의 레지스터 파일을 운용하기 위한 효율적인 레지스터 할당기법이 요구되며, 제안하는 영역기반 레지스터 할당기법을 통해 이이 최적화된 Thumb 코드 대비 약 $5.1\%$의 코드 크기 감소효과를 볼 수 있었다.

  • PDF

장면전환에 효율적인 H.264/AVC 비트율 제어 기법 (An Effective of Rate Control for Scene Change in H.264/AVC)

  • 손남례;신윤정;이귀상
    • 대한전자공학회논문지SP
    • /
    • 제44권1호
    • /
    • pp.26-39
    • /
    • 2007
  • H.264/AVC 표준은 기존의 부호화 기법보다 뛰어난 압축 성능 때문에 비디오 데이터의 압축과 전송에 널리 응용될 것으로 전망된다. 그러나 H.264/AVC 표준도 기존의 비디오 압축표준과 마찬가지로 가변길이부호화 방식을 따르기 때문에, 동영상을 부호화할 때 발생하는 데이터량은 시간의 흐름에 따라 큰 폭으로 변한다. 이 때문에 PSTN이나 ISDN 망과 같이 대역폭이 고정된 네트워크를 통해 비디오 비트 스트림을 전송하고자 할 경우에는 부호기로부터 출력되는 비트량을 제어할 필요가 있다. 본 논문에서는 전송율이 고정된 비디오 전송채널 환경에서 H.264/AVC 부호화 기법으로 압축된 영상 데이터를 전송할 때 장면전환에 효율적인 비트율 제어 방식을 제안한다. 즉, 제안하는 비트율 제어 방식은 장면 전환과 같이 움직임이 많은 부분에서는 이전 프레임과 현재 프레임간의 움직임 변화량을 예측하여 움직임의 양에 따라 2차원 RD 모델 식을 수정하여 프레임 단위로 비트량을 효율적으로 제어하는 방법이다. 또한 장면전환이 많은 영상일 경우에 버퍼의 넘침을 방지하기 위해서 효율적인 프레임 스킵 방법을 제안한다. 실험 결과는 화면간 움직임이 많은 영상의 경우, 기존의 비트량 제어 방법이 채널 전송에 부적합할 정도로 비트량을 초과하지만, 제안한 방법은 채널 전송에 적합하게 효율적으로 부호화한다. 또한 기존 비트율 방법보다 제안한 방법의 프레임 스킵 개수가 적어 화면간의 끊김 현상이 줄었다.

FGK 알고리듬을 이용한 VLC 의 효율성 증대 방법 (An Effective VLC method using FGK Algorithm)

  • 김정우
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 I
    • /
    • pp.85-88
    • /
    • 2003
  • 본 논문에서는 FGK 알고리듬을 동영상 압축 표준안에 적용하였을 때 발생되는 문제점들을 해결하기 위한 방법을 제안한다. 먼저, 계산량을 줄이기 위해 트리의 갱신 주기를 가변적으로 적용하고 심벌 당 발생한 가중치를 한번에 처리하기 위하여 FGK 알고리듬을 수정하여 사용한다. 또한, 확률분포가 현재의 영상 시퀀스를 잘 반영할 수 있도록 모집단의 수를 적절하게 유지하는 방법을 제시한다. 제안 방법을 동영상 시퀀스에 적용하였을 경우, 영상의 종류와 비트 율에 따라 다르지만 최대 0.33dB 정도의 PSNR 이득을 얻을 수 있었다.

  • PDF

협동학습을 위한 벡터화이트보드의 설계 및 구현 (Design and Implementation of a Vector White Board to Support Cooperative Learning)

  • 송태옥;강성국;김태영
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2000년도 추계학술발표논문집 (하)
    • /
    • pp.1641-1644
    • /
    • 2000
  • 원격교육에 있어서 상호작용도구는 필수적이다. 특히, 토론학습의 경우, 학습자들의 능동적 참여와 상호작용은 학습의 성공을 좌우하는 중요한 요소이다. 그러므로 기본적인 학습환경으로서 상호작용도구는 그 역할이 아주 크다. 본 논문에 제안된 벡터화이트보드는 기존의 화이트보드가 텍스트와 비트맵 중심이라는 문제점을 극복하여, 전달할 내용과 화면상의 위치를 자유롭게 수정할 수 있으며, 채팅시스템과 함께 지원될 때 면대면 토론과 인터넷 기반 토론 사이의 학습환경 차이를 줄일 뿐만 아니라 학습자의 상호작용을 증진시킬 수 있다.

  • PDF

프랙탈 차원과 수정된 에농 어트랙터를 이용한 인쇄체 숫자인식 (Printed Numeric Character Recognition using Fractal Dimension and Modified Henon Attractor)

  • 손영우
    • 한국멀티미디어학회논문지
    • /
    • 제6권1호
    • /
    • pp.89-96
    • /
    • 2003
  • 본 논문은 카오스 이론의 프랙탈 차원과 수정된 에농 어트랙터를 이용하여 인쇄체 숫자를 인식하는 새로운 방법을 제안한다. 먼저 숫자 영상으로부터 망 특징 투영 특징, 교차거리 특징을 1차 구한 후, 이 특징들을 시계열 데이터로 변환한다. 그리고 본 논문에서 제안한 수정된 에농 시스템을 이용하여 프랙탈 차원을 나타내는 자연 척도 및 정보 비트값을 구한다. 마지막으로 표준패턴 데이터베이스와 비교하여, 최소 거리값을 이용하여 숫자 인식을 행한다. 실험 결과 10가지 숫자에 대하여 100%의 분류율을 나타내었고, 또한 실제 문서를 대상으로 실험한 결과 90%의 인식률과 초당 26자의 인식속도를 보임으로써 제안된 방법의 유효성을 보였다.

  • PDF

BIL 비트스트림 역공학 도구 개선 연구 (A Study on the BIL Bitstream Reverse-Engineering Tool-Chain Improvement)

  • 윤정환;서예지;장재동;권태경
    • 정보보호학회논문지
    • /
    • 제28권5호
    • /
    • pp.1225-1231
    • /
    • 2018
  • FPGA(Field Programmable Gate Array)를 이용한 시스템 개발은 개발 시간 단축 및 비용 절감을 위해 제3자에게 아웃소싱하는 형태로 발전하고 있다. 이러한 과정에서 악의적인 기능 및 오작동을 유발하는 하드웨어 악성기능(Hardware Trojan)이 시스템에 유입될 위협 또한 증가하고 있다. 하드웨어 악성기능의 탐지를 위해 다양한 방법들이 제시되고 있으나 FPGA에 탑재되는 비트스트림을 직접 수정하는 형태의 하드웨어 악성기능은 기존에 제시된 방법으로 탐지하기 어렵다. 이러한 유형의 하드웨어 악성기능 탐지를 위해서는 비트스트림으로부터 구현된 회로를 식별 가능한 수준으로 역공학하는 과정이 필요하며, 회로를 구성하는 여러 요소 중 특히 신호의 입출력 흐름을 파악할 수 있는 연결 정보를 역공학하는 것이 중요하다. 본 논문에서는 FPGA 비트스트림으로부터 연결 정보를 복구하는 도구인 BIL을 분석하고 이를 개선하기 위한 방법을 제시한다.