• Journal of Advanced Marine Engineering and Technology
• /
• 제40권6호
• /
• pp.535-541
• /
• 2016

본 논문은 인접 심볼 간의 간섭이 발생하지 않는 최대 데이터 전송률인 Nyquist 속도 보다 빠르게 데이터를 전송하여 전송량을 증가시키는 FTN(Faster Than Nyquist) 기법을 위성 및 수중 통신의 융합 시스템에 적용하여 효율적인 송수신 모델을 제안한다. FTN 신호 전송 시 발생하는 ISI(Inter-Symbol Interference)를 최소화하기 위해 위성통신에서는 BCJR 기법을 이용한 비터비 등화기와 LDPC 복호기간의 반복으로 이루어진 터보 등화 기법을 이용하여 복호하며, 수중통신에서는 DFE 등화기와 LDPC 복호기와 연접한 터보등화 기법을 적용하여 각 노드에서의 성능 향상을 확인할 수 있었다.

• 한국항공우주학회지
• /
• 제47권3호
• /
• pp.240-244
• /
• 2019

차등 프리코더와 CPM 변조기로 구성된 SOQPSK-TG는 전력 및 대역폭 효율이 우수하여 텔레메트리 표준으로 채택되었다. 본 논문에서는 SOQPSK-TG의 주파수 펄스를 심벌 길이가 2인 구형파로 근사화하여 간소화한 후 이를 차등 프리코더와 결합하여 상태수를 4로 감소시킨 비터비 복호 수신기를 제안하였다. 이를 AWGN 채널에서 컴퓨터 모의 실험한 결과 기존 방식의 SOQPSK-TG 수신기와 성능과 비교하여 BER이 $10^{-5}$일 때 약 1dB의 성능 개선이 있는 것을 확인하였다.

• 전자공학회논문지S
• /
• 제35S권3호
• /
• pp.19-28
• /
• 1998

This paper is concerned with the implementation of the equalization technique in a DCS 1800 system employing the soft-decision output Viterbi algorithm (SOVA), which makes the hardware complexity comparable to the hard decision MLSE and gives reliable performance. Also, the channel estimation technique with enhances the perfdormance of the soft-decision output equalizer is proposed, and the Viterbi decoder which operates effectively with the soft-decision output of the qualizer is implemented using the Very High Speed ICs Hardware Description Language (VHDL). From the simulation results, it is shown that the implemented Viterbi decoder operates effectively and the SOVA outperforms the hard-decision MLSE in terms of the frame erasure rate (FER) and bit error rate (BER).

• 한국전자파학회논문지
• /
• 제12권2호
• /
• pp.268-277
• /
• 2001

본 논문에서는 IEEE 802.11a 무선 LAN에 적합한 OFDM 시스템에 비터비 복호를 사용하는 길쌈 부호와 단일 탭의 LMS 등화기를 적용하여 실내 무선 채널 환경에서 시스템 성능을 시뮬레이션을 통해 분석한다. 실내 무선 채널은 라이시안 페이딩 모델링하고, 부채널변조 방식으로는 QPSK와 16QAM을 사용한다. 직접 파 대 간섭파 전력비 K=5 dB 인 라이시안 페이딩 채널에서 길쌈 부호 및 비터비 복호를 사용하는 경우, 경판정에서 QPSK는 8.6 dB, 16QAM 은 19.2dB, 연판정에서 QPSK는 5.3dB, 16QPSK는 5.3dB, 16QAM은 9.8dB에서 $10^{-4}$의 BER을 만족하였다. 또한 16QAM/OEFM 방식에 단일 탭의 LMS 등화기를 사용하면 길쌈 부호만을 사용한 경우보다 경판정 비터비 복호의 경우 8.6dB,연판정의 경우에는 2dB의 성능이 향상됨을 알 수 있었다.

• 한국통신학회논문지
• /
• 제24권7B호
• /
• pp.1393-1399
• /
• 1999

채널의 영향으로 수신 데이터에서 발생한 에러를 정정할 수 있는 부호율 ${\gamma}$=1/3이고 구속장 K=9인 콘벌루션 코덱 칩을 간략한 회로에 주안점을 두고 VLSI 설계한다. 복호기에서는 3비트 연성판정을 이용한 비터비 알고리즘이 사용된다. 정보 데이터의 정정과 저장을 위해서는 45단의 레지스터 교환 방식을 채택하였다. 회로의 설계시 VHDL 언어를 이용하였고, 회로의 시뮬레이션과 합성을 위해 Synopsys사의 Design Analysis와 VHDL 시뮬레이터를 사용하였다. 이 칩은 ENCODER, ALIGN, BMC, ACS, SEL_MIN 및 REG_EXCH 블럭으로 구성된다. 회로의 동작은 여러 가지 에러 상황을 가정하여 논리 시뮬레이션을 통해 검증하였고, 합성 후 타이밍 시뮬레이션 결과 325.5Kbps의 정보 데이터까지 부호 및 복호가 가능하였으며, 외부 메모리부를 제외하면 총 6,894 게이트가 소요되었다.

• 대한전자공학회논문지TC
• /
• 제42권2호
• /
• pp.61-74
• /
• 2005

디지털 멀티미디어 방송(DMB)은 대용량의 멀티미디어 정보를 무선환경의 이동체에 전송하기 위해 제안된 방식이다. 이러한 멀티미디어 서비스를 제공하기 위해 DM시스템은 COFDM 변조방식을 사용하여 다중 경로 페이딩 현상을 극복하고, 동시에 강력한 채널오류 정정 능력을 필요로 한다. DMB 수신기를 위한 비터비 디코더(구속장 7, code rate 1/4)는 가변 부호화된 데이터의 복호화를 수행해야 하고, 방송시스템이므로 실시간으로 동작하기 위해서 효율적인 구조를 가져야 한다. 따라서 DMB 시스템을 위한 비터비 디코더를 구현하기 위해서는 복호화 과정을 고속으로 수행할 수 있는 별도의 전용 하드웨어 모듈을 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있는 결합된 Add-Compare-Select(ACS)와 Path Metric Normalization(PMN)구조를 새롭게 제안하고자 한다. PMN구조에서의 단점인 comparison tree에 의한 임계 경로(critical path)의 문제를 고정치(fixed value)에 의한 선택 알고리즘을 적용함으로써 고속 동작이 가능하게 하였고, ACS구조에서는 분할 기법(decomposition method)과 선계산(pre-computation)을 이용하여 덧셈기, 비교기, 표준화기의 복잡도를 줄일 수 있도록 하였다. 시뮬레이션 결과 펑처드 비터비 디코더는 일반적인 구조를 적용했을 때 보다 면적 $3.78\%$, 전력소모 $12.22\%$, 최대 게이트 지연 $23.80\%$의 감소율을 보였다.

• 대한전자공학회논문지TC
• /
• 제38권11호
• /
• pp.19-29
• /
• 2001

본 논문에서는 펑쳐드 콘볼루션 부호기와 연관정 비터비 복호기를 사용하는 기존의 COFDM DAB 시스템에서 부호 율이 1/4인 모체부호로부터 부호화 된 4비트 중 처음 한 비트는 펑쳐링되지 않고 언제나 전송된다는 사실에 근거하여 기존 COFDM DAB 시스템에서 정의된 펑쳐링 절차를 수정함이 없이 터보 부호를 적용한 TCOFDM(Turbo Coded OFDM) DAB 시스템 모델을 제안한다. COFDM DAB 시스템에 터보 부호기를 적용하기 위해 유효 자유거리가 최대인 터보 부호기를 설계하여, 기존의 펑쳐링 과정을 수정함이 없이 터보 부호기로 대체하기 위해 새로운 펑쳐링 과정을 정의한다. 또한 제안된 터보 부호기에 대한 복호기 구조를 제안하고 DAB 시스템에서 정의된 네 가지 전송모드 중에서 단일 주파수망(SFN) 방송 시스템 구성에 유리한 전송모드 I과 위성방송에 적합한 전송모드 III에 대해서 기존의 COFDM DAB 시스템과 제안된 TCOFDM DAB 시스템의 성능을 주파수 선택적 라이시안 페이딩 채널 및 주파수 선택적 레일레이 페이딩 채널 환경에서 컴퓨터 시뮬레이션을 통해 비교, 분석하여본다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.289-292
• /
• 2004

In this paper, we propose parallel Viterbi decoders applied to UWB(Ultra Wide Band). In consideration of power dissipation and ease of design, we design the architecture, using 132MHz clock instead of 528MHz clock in Baseband. Because Deinterleaver writes and reads the transmitted data per 6Ncbps(The number of coded bits per symbol). using the difference between the number of sampling clock per symbol and the number of coded bits per symbol, we reduce performance degradation of parallel Viterbi decoders. In comparison with using 528MHz clock, the result is little difference.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 G
• /
• pp.2470-2472
• /
• 1998

In this paper, we proposed the method to improve the performance of Viterbi decoder by applying Concatenated structure. Proposed decoder for Concatenated Code is designed with inner Viterbi decoder, block deinterleaver and outer Viterbi decoder. Inner Viterbi decoder (K=7, R=1/2) has 8-level soft decision, but outer decoder (K=7, R= 1/2) has 2-level hard decision. Applied interleaving scheme make decoder to have better BER performance in Concatenated code. The designed VLSI shares inner decoder with outer decoder. Because of sharing structure, complexity of decoder can be reduced to half. But it required about twice clock speed.

• 한국통신학회논문지
• /
• 제26권11A호
• /
• pp.1803-1811
• /
• 2001

본 논문에서는 미국의 유선 케이블 모뎀 규격인 MCNS(Multimedia Cable Network System) DOCSIS(Data Over Cable Service Interface Specification)를 만즉하는 하향 채널의 64/256-QAM 수신부 FEC(Forward Error Correction)를 분석하였다. FEC는 기본적으로 RS(Reed-Solomon) 계층과 TCM(Trellis Coded Modulation) 계층으로 구분되며, 여기에 추가적으로 interleaving과 randomizer 계층들이 결합되어 있다. AWGN(Additive White Gaussian Noise) 환경에서의 BER(Bit Error Rate) 성능평가를 통해 수신부 연판정 비터비 복호기(soft Viterbi decoder)의 추적 깊이(trace-back depth)와 양자화 레벨(quantization level)의 크기에 따라 부호화 이득이 변함을 확인하였다.