• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.404-405
• /
• 2011

Cu(InGa)$Se_2$ (CIGS) 박막 태양전지의 저가 및 대면적화를 위한 양산화 공정인 two-step process (sputter/selenization) 공정에서는 sputtering으로 형성한 metal precursor stack을 $H_2$ Se gas를 이용하여 selenization하는 공정을 주로 이용한다. 하지만 이러한 selenization 공정은 유독한 $H_2$ Se gas를 이용해야 한다는 점과 긴 시간 동안 열처리를 해야 하는 단점을 가지고 있다. 이에 metal precursor stack 위에 Se 막을 우선 증착하고, Rapid Thermal Process (RTP)를 이용하여 selenization하는 방법이 현재 많은 관심을 끌고 있다. 본 논문에서는 sputtering 이후 RTP를 이용한 CIGS 흡수층 제작에 대한 선행연구의 일환으로 co-evaporator 장비를 이용하여 다양한 구조의 precursor를 제작하고 RTP 조건에 따른 selenization 효과를 연구하였다. Co-evaporator를 이용하여 CIGS, CIG/Se, CuGa/In/Se, In/CuGa/Se 4가지 구조의 precursor stack을 Mo coated soda lime glass 위에 제작하였다. 이때 amorphous 상태의 precursor stack을 만들기 위하여 기판에 열은 가하여 주지 않았으며, 각각의 stack 구조에서 가지고 있는 Cu, In, Ga, Se의 총량을 동일하게 유지하기 위하여 각 stack의 증착 시간을 동일하게 유지하였다. Selenization을 위한 RTP 조건은 550, $600^{\circ}C$ 각각에 대하여 1, 5, 10분으로 split을 진행하였다. Precursor stack의 증착 후 관찰한 XRD 결과는 비정질 상태를 잘 나타내었으며, SEM 결과 CIGS precursor stack을 제외한 나머지 구조의 stack에서는 In 박막의 surface roughness로 인하여 박막의 평탄화가 좋지 않음을 확인하였다. CIGS precursor stack의 경우, RTP 온도와 시간 split와 상관없이 결정화가 잘 이루어졌으나 grain의 성장이 부족하였다. 이에 비하여 CIG/Se, CuGa/In/Se, In/CuGa/Se 구조의 precursor stack의 경우, $550^{\circ}C$ 열처리에서는 InSe의 결정상이 관찰 되었으며 $600^{\circ}C$, 5분 이상 열처리에서 CIGS 결정상이 관찰되었다. 이러한 결과는 Se이 metal 원소들과 함께 있는 CIGS 구조에 비하여 metal precursor stack 위에 Se을 증착한 stack 구조들의 경우는 CIGS 결정을 형성하기 위해 Se이 metal 층들로 확산되어 반응을 하여야 하므로 상대적으로 많은 열에너지가 필요한 것으로 이해할 수 있으며, RTP를 이용한 selenization 공정으로 CIGS 박막 태양전지의 흡수층 형성이 가능함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.241.2-241.2
• /
• 2013

최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 MOSFET 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 따라서, 본 연구에서는 RF sputter를 이용하여 증착된 비정질 InGaZnO pesudo MOSFET 소자를 제작하였으며, thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 RF 스퍼터링을 이용하여 InGaZnO 분말을 각각 1:1:2mol% 조성비로 혼합하여 소결한 타겟을 사용하여 70 nm 두께의 InGaZnO를 증착하였다. 연속해서 Photolithography 공정과 BOE(30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 pseudo MOSFET 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 각각 $300^{\circ}C$, $400^{\circ}C$, $500^{\circ}C$, $600^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 20분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave 를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

• Electronics and Telecommunications Trends
• /
• v.27 no.1
• /
• pp.38-50
• /
• 2012

박막 태양전지 기술은 현재 가장 큰 시장점유율을 보이고 있는 결정질 Si 태양전지와 비교되는 차세대 태양전지 기술로서 큰 관심을 받고 있다. 결정질 Si 태양전지의 효율보다 높은 효율로서, 훨씬 저가로 생산할 수 있는 수준을 목표로 하여 다양한 종류의 박막 태양전지들이 개발되고 있는데, 본고에서는 그 중에서 가장 많이 연구개발되고 있는 세 종류의 박막 태양전지, 즉, 화합물 반도체 박막 태양전지 중 가장 대표적인 CIGS(Cu(InGa)Se2) 태양전지, 지구상에 가장 풍부한 무기 소재인 Si를 기반으로 하는 비정질 Si 박막 태양전지, 그리고 유기물 기반 태양전지 중 가장 높은 효율을 나타내는 DSSC에 대해서 중점적으로 기술하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.89-89
• /
• 2011

a-GIZO(비정질 Ga-In-Zn-O)박막은 유연하며 광학적으로 투명하고 높은 전자의 이동도를 갖는 반도체적 특성을 갖기 때문에 차세대 display분야에서 TFT(Thin-Film-Transistor)의 high speed active-matrix layer로써 각광을 받고 있다. 이 물질의 표면은 환경 및 표면처리에 매우 민감하며 [1,2], 이 표면에 metal이 증착되는 경우에도, 선행 연구에 의하면, 다양한 chemical state가 나타남을 알 수 있었다. 이것은 metal의 증착에 따라 metal과 a-GIZO 사이의 contact 저항이 달라짐을 의미한다. 우리는 a-GIZO 박막 위에 Au를 단계적으로 증착시키면서, Au coverage 증가에 따른 core-level과 valence에서의 x-ray photoelectron spectra의 변화를 살펴봄으로써 a-GIZO박막과 Au의 계면에서 일어나는 chemical state의 변화를 알 수 있었다. 특히, Au deposition의 전 처리과정으로써 Ne ion sputtering을 두 단계로 다르게 하여 a-GIZO의 표면환경에 따른 Au 증착의 영향을 살펴보았다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.74.2-74.2
• /
• 2010

유리를 기판으로 하는 실리콘 박막태양전지의 경우 PIN 비정질 태양전지 뒤에 후면반사막으로 주로 Ga 또는 Al이 Doping된 후면반사막을 사용한다. 이 후면반사막의 경우 PIN층을 통과한 빛을 반사함으로써 빛의 효용성을 높이는 데 그 목적이 있다. 본 논문에서는 후면박사막으로 ZnO:Al을 사용하고 산소 부여량에 따른 투과도, 비저항 변화를 살펴보고 실제로 a-Si:H 박막태양전지를 제작하여 그 효과를 파악하였다. 이 때 산소 부여량이 많아질 경우 투과도는 높아지지만 비저항이 급격히 높아지는 문제가 있었으나 이 조건으로 a-Si:H 박막태양전지를 제작시에도 효율이 상승하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.36 no.5
• /
• pp.488-493
• /
• 2023

The effect of sputtering power on the amorphous Ga₂O₃ thin film deposited using the radio frequency sputtering system was evaluated. Amorphous Ga₂O₃ is cheaper and more efficiently fabricated than crystalline Ga₂O₃, and is studied in various fields such as RRAM, photodetector, and flexible devices. In this study, amorphous Ga₂O₃ was deposited by radio frequency sputtering system and represented a transmittance of over 80% in the visible light region and a homogeneous and dense surface. The optical band gap energy decreased as the sputtering power increased owing to the quantum size effect. Thus, the specific band gap of amorphous Ga₂O₃ can be obtained by adjusting the sputtering power, it indicates amorphous Ga₂O₃ can be used in various fields.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.1
• /
• pp.82-89
• /
• 2017

In this work, InGaZnO thin film transistors with Ni, Al and ITO source and drain electrode materials were fabricated to analyze a hot carrier induced device degradation according to the electrode materials. From the electrical measurement results with electrode materials, Ni device shows the best electrical performances in terms of mobility, subthreshold swing, and $I_{ON}/I_{OFF}$. From the measurement results on the device degradation with source and drain electrode materials, Al device shows the worst device degradation. The threshold voltage shifts with different channel widths and stress drain voltages were measured to analyze a hot carrier induced device degradation mechanism. Hot carrier induced device degradation became more significant with increase of channel widths and stress drain voltages. From the results, we found that a hot carrier induced device degradation in InGaZnO thin film transistors was occurred with a combination of large channel electric field and Joule heating effects.

• Journal of the Korean Magnetics Society
• /
• v.13 no.6
• /
• pp.221-225
• /
• 2003

Effects of annealing temperature on the crystalline and magnetic properties of YIG films grown by solid phase epitaxy. The eptiaxy films were made by annealing Fe-Y-O amorphous films in the air at 550-1050 $^{\circ}C$ which were sputtered on GGG (111) substrates in a conventional rf sputtering system. Crystallization temperature of Fe-Y-O amorphous films on GGG (111) substrate was between 600 and 650 $^{\circ}C$ which is much lower than that Fe-Y-O powder prepared by sol-gel method. Excellent epitaxial growth of YIG films could be conformed by the facts that the diffraction intensity of YIG (888) plane was comparable with that of GGG (888) plane and full width at half maximum of YIG (888) rocking curve was smaller than 0.14$^{\circ}$ when films were annealed at 1050 $^{\circ}C$. It could be seen that it is necessary to anneal the films at higher temperature for an excellent epitaxy because lattice parameter of YIG films were smaller and the peak of YIG (888) plane is higher and narrower with increasing annealing temperature. Films annealed at higher temperature shows M-H loop with perpendicular anisotropy which was due to 0.15％ lattice mismatch between YIG and GGG.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.333.2-333.2
• /
• 2014

RF 스퍼터링 방법을 이용하여 제작된 IGZO 박막 트랜지스터 및 단막을 제조하여 UV처리 유무에 따른 전기적 특성을 평가하였다. IGZO 박막 트랜지스터는 Bottom gate 구조로 제조되었으며 UV처리 이후 전계효과 이동도, 문턱전압 이하 기울기 값등 모든 전기적 특성이 개선된 것을 확인 하였다. 이후 UV처리에 따른 소자의 전기적 특성 개선에 대한 원인을 분석하기위해 물리적, 전기적, 광학적 분석을 실시하였다. XRD분석을 통해 UV처리 유무에 따른 IGZO박막의 물리적 구조 변화를 관찰했지만 IGZO박막은 UV처리 유무에 상관없이 물리적 구조를 갖지 않는 비정질 상태를 보였다. IGZO 박막 트랜지스터의 문턱전압 이하의 기울기 값과을 통하여 반도체 내부에 존재하는 결함의 양을 계산한 결과 UV를 조사하였을 때 결함의 양이 감소하는 결과를 얻었으며 이 결과는 SE를 통해 밴드갭 이하 결함부분을 측정하였을 때와 같은 결과였다. 또한 UV처리 전에는 shallow level defect, deep level defect등의 넓은 준위에서 결함이 발견된 반면 UV처리 이후에는 deep level defect준위는 없어지고 shallow level defect준위 역시 급격하게 감소한 것을 볼 수 있었다. 결과적으로 IGZO 박막의 경우 UV처리를 함에 따라 결함의 양이 감소하여 IGZO박막 트랜지스터의 전계 효과 이동도를 증가 시킬 뿐 아니라 문턱전압 이하 기울기 값을 감소시키는 원인으로 작용하게 된다는 결과를 도출하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.242.1-242.1
• /
• 2011

산화물 반도체는 높은 이동도와 낮은 공정 온도, 넓은 밴드갭으로 인한 투명성등 많은 장정을 가지고 있어 최근 많이 연구되고 있다. 그 중에서도 InGaZnO (IGZO)는 In, Ga 함유량으로 박막의 전기적 특성을 쉽게 조절할 수 있고 상온에서 비정질 상태로 증착되어 균일성에 장점이 있다. IGZO 박막을 TFT에 적용 시 MOSFET과는 다르게 축적 상태에서 채널이 형성되기 때문에 산화물 반도체 내에 캐리어 농도는 TFT 특성에 많은 영향을 미친다. 또한, 실리콘 기반의 트랜지스터는 이온 주입 및 확산 공정을 통해서 선택적으로 $10^{20}/cm^3$ 이상의 고농도 도핑을 실시하여 좋은 트랜지스터 특성을 확보할 수 있으나 IGZO 박막에는 이러한 접근이 불가능하다. 따라서 IGZO 박막의 캐리어 농도를 조절할 수 있으면 소스/드레인과 반도체의 접촉 저항 감소 및 전계 효과 이동도등 많은 특성을 개선할 수 있다. 본 연구에서는 UV light를 이용하여 IGZO 박막의 캐리어 농도를 조절하였다. IGZO 박막은 UV light 조사로 인해 Mo와 IGZO박막의 접촉저항이 $3{\times}10^3\;{\Omega}^*cm$에서 $1{\times}10^2\;{\Omega}^*cm$로 감소하였다. 이는 UV 조사로 표면에 금속-OH 결합이 생성되어 IGZO 박막의 캐리어 농도가 ${\sim}5{\times}10^{15}/cm^3$에서 ${\sim}3{\times}10^{17}/cm^3$까지 증가하기 때문이다. 또한 표면에 생성된 OH기는 강한 친수성 성질을 보여주고 표면의 높은 에너지 상태는 Self-Assembly Monolayer (SAM) 공정 적용이 가능 하다. 본 실험에서는 SAM 공정을 적용하여 IGZO-based TFT 제작에 성공하였고, 이 TFT는 UV 조사 시간에 따라 전계 효과 이동도가 0.03 $cm^2/Vs$에서 2.1 $cm^2/Vs$으로 100배 정도 증가하였다.