• Title/Summary/Keyword: 블록 선인출

Search Result 14, Processing Time 0.018 seconds

An Efficient H.264/AVC Decoding Technique Using Prefetching Mechanism (선인출 메커니즘을 이용한 효율적인 H.264/AVC 복호화 기법)

  • Ji, Shin-Haeng;Park, Jung-Wook;Kim, Shin-Dug
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11a
    • /
    • pp.946-948
    • /
    • 2005
  • H.264/AVC는 SoC/IEC MPEG와 ITU-T Video Coding Experts Group에서 함께 발표한 비디오 코딩을 위한 가장 최근의 표준이다. 기존의 표준들 보다 적은 비트로 높은 압축률과 좋은 화질을 제공하고 있다. 그러나 1/4 화소 움직임 예측과 보상의 지원과 7가지의 가변블록에 대한 움직임예측과 블록모드별 RD(Rate-Distortion)를 수행하고 CAVLC등 H.264/AVC 표준에서 채택한 여러 가지 비디오 압축방식으로 인해 그 복잡도가 훨씬 증가하였다. 이 논문에서 H.264/AVC의 복호화기에서 복잡도의 약 $40\%$ 이상을 차지하는 움직임보상 모듈을 효율적으로 수행하고 최적화하기 위한 방법을 제안한다. 예측된 모션벡터에 따라 창조하는 프레임에서 매크로블록을 만들어 내는 움직임 보상 과정을 수행하는 데 있어서 접근 지연시간이 큰 외부 메모리 창조를 선인출 메커니즘을 이용하여 미리 예측하여 수행함으로써 전체 수행시간을 줄이는 기법을 적용하였다. 이를 통하여 가변길이 복호화 모듈과 움직임 보상모듈을 수정하여 반복적으로 읽고, 쓰기를 수행해야 하는 횟수를 줄였다. 실험 결과 본 논문에서 제안하는 방법을 이용하여 복호화 과정을 수행했을 때 PSNR(Peak Signal to Noise Ratio)의 손실은 전혀 없으면서 복호화기의 전체 실행시간을 약 $5\%$ 향상시키고, 핵심 모듈인 움직임 보상과정에서 약 $20\%$ 정도 실행시간을 향상시키는 등 높은 성능 향상을 보였다.

  • PDF

Design of A Media Processor Equipped with Dual Cache (복수 캐시로 구성한 미디어 프로세서의 설계)

  • Moon, Hyun-Ju;Jeon, Joong-Nam;Kim, Suk-Il
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.29 no.10
    • /
    • pp.573-581
    • /
    • 2002
  • In this paper, we propose a mediaprocessor of dual-cache architecture which is composed of the multimedia data cache and the general-purpose data cache to prevent performance degradation caused by memory delay. In the proposed processor architecture, multimedia data that are written in subword instructions are loaded in the multimedia data cache and the remaining data are loaded in the general-purpose data cache. Also, Ive use multi-block prefetching scheme that fetches two consecutive data blocks into a cache at a time to exploit the locality of multimedia data. Experimental results on MPEG and JPEG benchmark programs show that the proposed processor architecture results in better performance than the processor equipped with single data cache.

A Disk-Memory Hybrid Disk Architecture for Minimizing Latency (지연 최소화를 위한 디스크-메모리 혼용 디스크 구조)

  • 이남규;한탁돈
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10c
    • /
    • pp.33-35
    • /
    • 1999
  • 이 논문에서는 폭넓게 사용되지만 컴퓨터의 메모리 계층 구조상에서 병목지점으로 알려진 하드디스크의 획기적인 성능향상을 위해서 메모리 시스템이 내장된 새로운 형태의 디스크 구조를 제안한다. 제안하는 디스크 구조에서는 디스크에 메모리를 혼용하여 사용함으로써 디스크 응답시간을 크게 줄이고, 입출력을 빠르게 처리할 수 있다. 64MB까지의 디스크 메모리를 탑재한 경우 두 가지 실제 트레이스에 의한 시뮬레이션 결과 20여명이 사용하는 공유 시스템의 작업부하에서는 최대 80% 정도의 히트율을 통하여 최대 1/2, 그리고 개인용 시스템의 경우 초대 85% 가량의 히트율을 통해 1/5 수준으로 응답시간을 단축할 수 있었다. 앞으로 디스크에 단순히 메모리를 추가하는데 그치지않고 데이터 블록의 배치 방법, 데이터 분산 배분 방법, 보관정책, 선인출 방법 등을 이용하면 추가된 디스크 메모리의 효용을 극대화할 수 있다.

  • PDF

An Area Efficient Low Power Data Cache for Multimedia Embedded Systems (멀티미디어 내장형 시스템을 위한 저전력 데이터 캐쉬 설계)

  • Kim Cheong-Ghil;Kim Shin-Dug
    • The KIPS Transactions:PartA
    • /
    • v.13A no.2 s.99
    • /
    • pp.101-110
    • /
    • 2006
  • One of the most effective ways to improve cache performance is to exploit both temporal and spatial locality given by any program executional characteristics. This paper proposes a data cache with small space for low power but high performance on multimedia applications. The basic architecture is a split-cache consisting of a direct-mapped cache with small block sire and a fully-associative buffer with large block size. To overcome the disadvantage of small cache space, two mechanisms are enhanced by considering operational behaviors of multimedia applications: an adaptive multi-block prefetching to initiate various fetch sizes and an efficient block filtering to remove rarely reused data. The simulations on MediaBench show that the proposed 5KB-cache can provide equivalent performance and reduce energy consumption up to 40% as compared with 16KB 4-way set associative cache.