• 제목/요약/키워드: 분리시스템 동시최적화

검색결과 25건 처리시간 0.025초

초고속 정보통신망을 위한 이동수신 시스템에 관한 연구 (A Study on the Mobile Communication System for the Ultra High Speed Communication Network)

  • 김갑기;문명호;신동헌;이종악
    • 전기전자학회논문지
    • /
    • 제2권1호
    • /
    • pp.1-14
    • /
    • 1998
  • 본 논문에서는 초고속 정보통신망에 이용할 수 있는 이동수신 시스템 단말기의 RF 핵심부품인 안테나, 저잡음 증폭기, 혼합기, VCO와 베이스밴드 처리부에서의 변복조 시스템을 연구하였다. 고속 디지털 통신을 행하는 경우, 안테나의 대역폭과 멀티패스에 의해 생기는 선택성 페이딩이 커다란 문제가 될 수 있는 데 이를 해결하기 위한 방안으로 루프구조의 자계 안테나 특성을 갖는 광대역 소형 MSA(Microstrip Antenna)를 설계 제작하였다. 2단 저잡음 증폭기는 잡음 특성이 우수한 NE32584C를 사용하여 첫단에서 0.4dB 이하의 잡음지수를 갖도록 최적화 하였으며, 두 번째 단은 충분한 이득을 얻을 수 있도록 설계하였다. 그 결과 전체 잡음 지수는 중심 주파수에서 약 0.5dB, 이득은 39dB를 얻었다. 분포형 주파수 혼합기는 Dual-Gate GaAs MESFET를 사용하여 입력단에 하이브리드를 사용하지 않고 10dB 이상의 LO/RF 분리도를 얻었고, 회로의 크기를 최소화하였다. 또한, 선형적인 혼합 신호를 출력하여 베이스밴드에서의 신호왜곡을 감소 시켰으며, 주파수 혼합작용과 증폭작용이 동시에 이루어지므로 변환이득을 얻을 수 있고 분포형 증폭이론을 적용하여 광대역특성을 갖도록 설계하였다. VCO(voltage control oscillator)의 설계는 대신호 해석을 통한 발진기 이론을 도입하여 비교적 안정된 신호를 출력할 수 있도록 설계 제작하였다. 베이스밴드 처리부의 변복조 시스템은 선호의 대역폭을 넓히고 내잡음 간섭성 등에 우수한 방식으로 알려져 있는 DS/SS(Direct Sequence/spread Spectrum) 방식의 시스템 설계이론을 적용하였다. 본 연구에서는 BER 특성이 우수하고 고속 디지털 신호처리에 유리한 DQPSK 변/복조방식을 채택하였으며 PN 부호 발생기는 m-계열 부호를 출력하도록 하였다.

  • PDF

경로 제어가 가능한 가상생명체를 위한 2단계 진화 알고리즘 (Two-Stage Evolutionary Algorithm for Path-Controllable Virtual Creatures)

  • 심윤식;김창헌
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제32권11_12호
    • /
    • pp.682-691
    • /
    • 2005
  • 본 논문은 사용자의 제어가 가능한 3차원 물리 기반 가상생명체를 생성하는 2단계 진화 시스템을 제안한다. 기존의 방법은 가상생명체의 형상과 기동, 그리고 목표지점추적(target-following)과 같은 상위 레벨의 행위를 한꺼번에 하나의 진화 시스템으로 생성해냄으로 인하여 진화 단계에서의 사용자의 개입을 허용하지 않았다. 본 논문은 하나로 묶여있던 시스템을 다루기 용이한 두 개의 서브시스템으로 분리함으로써 사용자의 개입을 허용한다. 첫 번째 단계로 가상생명체의 몸체와 직진 기동을 위한 하위 레벨 모터 컨트롤러가 진화 알고리즘(evolutionary algorithm)으로 동시에 생성된다. 두 번째 단계에는 생성된 기본 생명체 위에 주어진 경로를 따라가기 위한 상위 레벨 컨트롤러가 인공 신경망을 사용하여 탑재된다. 경로제어(path-following)를 위한 신경망의 연결 가중치는 유전자 알고리즘(genetic algorithm)을 사용하여 최적화되며 한번 진화된 신경망 컨트롤러는 어떠한 임의의 경로도 잘 따라감을 보여준다. 이로써 사용자는 모든 진화과정이 끝나지 않고도 중간단계에서 기호에 맞는 생명체를 골라내거나 버릴 수 있으며, 동일한 기본 생명체 위에 또 다른 형태의 상위레벨 행위를 생성하는 것도 가능해진다. 본 논문은 이러한 2단계 알고리즘과 함께 직진기동을 위한 새로운 분절 삼각 함수(Piecewise sinusoidal) 컨트롤러를 제안하고 마개 실린더(capped-cylinder)를 기본 요소로 하는 가상생명체에 대한 효율적인 실시간 수중역학 모델링 기법도 함께 소개한다.

교통분야 가명정보의 효율적 처리 및 활용을 위한 통합데이터안심구역 프로토타입 (Integrated Data Safe Zone Prototype for Efficient Processing and Utilization of Pseudonymous Information in the Transportation Sector)

  • 이형근;유기동
    • 한국ITS학회 논문지
    • /
    • 제23권3호
    • /
    • pp.48-66
    • /
    • 2024
  • 데이터 3법과 데이터 산업법에 따라 가명정보 결합전문기관 및 데이터안심구역 시스템이 물리적으로 분리되어 운영 중이므로, 가명정보의 처리 및 활용을 원하는 중소기업 또는 스타트업 등의 사용자에게 복잡한 절차와 병목으로 인한 부담으로 작용한다. 또한, 개인정보의 유출 등을 우려한, 지나치게 엄격한 가명 처리 과정은 오히려 데이터의 품질을 훼손하는 역효과가 발생한다. 가명정보의 안전한 처리 및 활용을 위한 일련의 조치는 사용자의 편의와 데이터의 품질을 동시에 보장할 수 있도록 구성되어야 한다. 따라서 본 연구는 기존 가명정보 처리 및 활용의 문제점을 개선한 통합데이터안심구역의 프로토타입 시스템을 제시한다. 이를 위해 기존 BPR 가이드라인을 선택적으로 수정하여 새로운 워크플로우 재설계 가이드라인을 개발 및 적용하며, 핵심성능지표를 도출하여 개발된 프로토타입의 성능을 판단한다. 성능평가 결과 제시된 프로토타입은 기존의 시스템에 비해 시간적 측면에서는 약 6배, 비용적 측면에서는 1.28배, 품질적 측면에서는 1.3배의 향상된 성능을 보임을 확인하였다.

은닉노드의 생성 ${\cdot}$ 소멸에 의한 웨이블릿 신경망 구조의 자기 조직화 (A Self Organization of Wavelet Network Structure by Generation and Extinction of Hidden Nodes)

  • 임성길;이현수
    • 전자공학회논문지C
    • /
    • 제36C권12호
    • /
    • pp.78-89
    • /
    • 1999
  • 기존의 웨이블릿 신경망들의 구조는 주로 주파수-시간 공간으로 변환된 훈련 패턴의 분포와 웨이블릿 윈도우와의 관계를 고려하여 결정한다. 또한 신경망 구조 결정 알고리즘과 네트워크 파라메터 학습 알고리즘을 분리하여, 우선 신경망 구조를 결정한 후, 출력 에러를 최소화하기 위한 학습을 수행한다. 그러나 이러한 방법은 학습을 시작하기 전에 훈련 패턴을 변환해야 하는 부가적인 전처리 과정이 필요하고, 초기에 구성된 신경망 구조는 변경되지 않는다는 단점을 가지고 있다. 본 논문에서는 별도의 처리 과정 없이 신경망의 출력과 교사 신호의 차이를 이용하여 웨이블릿 신경망 구조를 결정하는 방법을 제안한다. 제안하는 알고리즘은 네트워크 구조의 결정과 에러 최소화 학습을 동시에 수행하기 때문에 문제의 복잡도에 따라 적응적으로 은닉 노드의 수를 결정한다. 또한 학습에 의해 가장 큰 에러가 발생하는 영역에 은닉 노드를 추가하고 출력에 영향을 미치지 않는 노드를 제거하는 방법을 사용하여 네트워크의 구조를 최적화한다. 본 알고리즘은 훈련 패턴에 대한 전처리 과정을 없앰으로써 학습하기 전에 모든 훈련 패턴을 알고 있어야 한다는 제약 조건을 없애고 시간의 변화에 따라 출력이 바뀌는 시스템에도 효과적인 적용이 가능하다.

  • PDF

3G 통신 시스템 응용을 위한 0.31pJ/conv-step의 13비트 100MS/s 0.13um CMOS A/D 변환기 (A 0.31pJ/conv-step 13b 100MS/s 0.13um CMOS ADC for 3G Communication Systems)

  • 이동석;이명환;권이기;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제46권3호
    • /
    • pp.75-85
    • /
    • 2009
  • 본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.