• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2015.07a
• /
• pp.195-198
• /
• 2015

최근 TV 서비스의 가입자 및 TV 프로그램 콘텐츠의 급격한 증가에 따라 빅데이터 처리에 적합한 추천 시스템의 필요성이 증가하고 있다. 본 논문은 사용자들의 간접 평가 데이터 기반의 추천 시스템 디자인 시, 누적된 사용자의 과거 이용내역 데이터를 저장하지 않고 새로 생성된 사용자 이용내역 데이터를 학습하는 효율적인 알고리즘이면서, 시간 흐름에 따라 사용자들의 선호도 변화 및 TV 프로그램 스케줄 변화의 추적이 가능한 토픽 모델링 기반의 알고리즘을 제안한다. 빅데이터 처리를 위해서는 분산처리 형태의 알고리즘을 피할 수 없는데, 기존의 연구들 중 토픽 모델링 기반의 추론 알고리즘의 병렬분산처리 과정 중에 핵심이 되는 부분은 많은 데이터를 여러 대의 기계에 나누어 병렬분산 학습하면서 전역변수 데이터를 동기화하는 부분이다. 그런데, 이러한 전역데이터 동기화 기술에 있어, 여러 대의 컴퓨터를 병렬분산처리하기위한 하둡 기반의 시스템 및 서버-클라이언트간의 중재, 고장 감내 시스템 등을 모두 고려한 알고리즘들이 제안되어 왔으나, 네트워크 대역폭 한계로 인해 데이터 증가에 따른 동기화 시간 지연은 피할 수 없는 부분이다. 이에, 본 논문에서는 빅데이터 처리를 위해 사용자들을 클러스터링하고, 클러스터별 제안 알고리즘으로 전역데이터 동기화를 수행한 것과 지역 데이터를 활용하여 추론 연산한 결과, 클러스터별 지역별 TV프로그램 시청 토큰 별 은닉토픽 할당 테이블을 유지할 때 추천 성능이 더욱 향상되어 나오는 결과를 확인하여, 제안된 구조의 추천 시스템 디자인의 효율성과 합리성을 확인할 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.21-24
• /
• 2011

본 논문은 확장성(scalability)과 견고함(robustness)을 강조하는 새로운 형태의 병렬 분산 메타-휴리스틱 프레임워크를 제안하고 있다. PADO (Parallel And Distributed Optimization framework) 라고 이름 지어진 본 프레임워크는 이종의 계산 및 통신 자원들을 활용하여 메타-휴리스틱 알고리즘을 병렬화하고 스케일러블한 속도 향상을 얻을 수 있다. 본 프레임워크는 기존의 시퀀셜(sequential) 최적화 프레임워크에 메타-휴리스틱 알고리즘의 병렬화 기법중 하나인 island 모델을 개선하여 구현하였다. 본 연구는 부분적으로 정렬된 지식 공유 방법(Partially Ordered Knowledge Sharing) 모델을 이용하여 병렬 환경 코디네이션(coordination) 오버헤드를 줄였고 계산 노드에 대한 확장성을 얻었다. 본 프레임워크를 통해 기존의 많은 메타-휴리스틱 알고리즘들을 재사용 할 수 있고 다양한 분야의 최적화 문제에 적용 할 수 있으며 계산량이 많은 메타-휴리스틱 알고리즘을 병렬화를 통해 문제를 푸는 시간을 단축 할 수 있다. 순회 판매원 문제(Traveling Salesman Problem)를 통해 프레임워크의 실효성을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.91-93
• /
• 2003

디지털 비디오의 사용 증가로 인해 비디오의 인덱싱, 브라우징, 검색과 같은 서비스가 필요하게 되었다. 이와 같은 서비스의 효율적인 구축을 위한 단계 중, 비디오 파싱은 멀티미디어 애플리케이션에서 중요한 부분을 차지하고 있다. 일반적으로. 비디오 파싱은 복잡한 연산을 하기 때문에. 전통적인 단일 컴퓨터에 의한 파싱 방법은 많은 시간이 소요된다. 이러한 문제는 병렬 및 분산 컴퓨팅을 사용하여 파싱에 필요한 시간을 줄임으로써 해결할 수 있다. 본 논문에서는 이질 분산 환경의 멀티 컴퓨터를 사용한 세 가지 MPEG 비디오의 병렬 스케쥴링 알고리즘을 제안하였다. 성능 평가에서는 제안한 스케쥴링 알고리즘의 speedup과 load balancing에 관하여 비교 실험하였으며, 제안한 스케쥴링 알고리즘을 통해 매우 좋은 성능 향상을 얻을 수 있었다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.4 no.4
• /
• pp.278-285
• /
• 2011

This paper makes an analysis of the encoding structure and the decoding algorithm proposed by the DVB-S2 specification. The methods of implementing the LDPC decoder are fully serial decoder, the partially parallel decoder and the fully parallel decoder. The partial parallel scheme is the efficient selection to achieve appropriate trade-offs between hardware complexity and decoding speed. Therefore, this paper proposed an efficient memory structure for check node update block, bit node update block, and LLR memory.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 1998.12a
• /
• pp.471-481
• /
• 1998

피승수를 승수로 곱하는 곱셈연산은 승수에 대한 많은 부분곱을 더하기 때문에 본질적으로 느린 연산이다. 특히, 큰 수를 사용하는 암호 프로세서에서는 매우 빠른 곱셈기가 요구된다. 현재까지 느린 연산의 개선책으로 radix 4, radix 8, 또는 radix 16의 변형 부스 알고리즘을 사용하여 부분곱의 수를 줄이려는 연구와 더불어 Wallace tree나 병렬 카운터를 사용하여 부분곱의 합을 빠르게 연산하는 방법이 연구되어 왔다. 본 논문에서는 암호 프로세서용 64$\times$64 비트 곱셈기를 구현하는데 있어서, 고속의 곱셈을 위하여 고속의 병렬 카운터를 제안하였으며, radix 4의 변형 부스 알고리즘을 이용하여 부분합을 만들고 부분합의 덧셈은 제안한 카운터를 사용하였다. 64$\times$64 비트 곱셈기를 구현함에 있어서 본 논문에서 제안된 카운터를 이용하는 것이 속도 면에서 Wallace scheme또는 Dadda scheme을 적용하여 구현하는 것 보다 31% 정도, Mehta의 카운터를 적용하여 구현하는 것 보다 21% 정도 개선되었다.

• Journal of Korea Multimedia Society
• /
• v.1 no.2
• /
• pp.154-161
• /
• 1998

This paper proposes a parallel processor system which processes cultural assets image recognition and retrieval algorithm in real time. A serial algorithm which is developed for the parallel processor system is parallellized. The parallel processor system consists of a control unit, 100 PE(Processing Elements), and 10 Park's multi-access memory systems which has 11 memory modules per each one. The parallel processor system is simulated by CADENCE Verilog-XL which is a package for the hardware simulation. With the same simulated results as that of the serial algorithm, the speed ratio of the parallel algorithm to the serial one is 81. The parallel processor system we proposed is quite effective for cultural assets image processing.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2012.11a
• /
• pp.163-166
• /
• 2012

본 논문에서는 차세대 비디오 표준인 High Efficiency Video Coding(HEVC)의 영상 부호화 과정의 시간복잡도 감소를 위한 효율적인 Prediction Unit(PU)레벨 움직임예측(Motion Estimation, ME) 병렬화의 구현 기법을 제시하고자 한다. 움직임예측 과정은 부호화기에서 80%의 복잡도를 차지하는 과정으로 고속 부호화의 걸림돌이 되고 있다. 이를 해결하기 위한 방법으로 제안된 것이 움직임예측 알고리즘의 병렬화이다. 알고리즘 수준에서 ME 의 일부인 Merge Estimation 의 병렬화를 위해서 Merge Estimation Region (MER)기반의 ME 방법이 제안되었다. 하지만 HEVC Test Model reference software(HM)에 반영된 MER 을 이용하여 실제로 병렬화된 ME 를 구현하는 과정에서는 알고리즘 측면에서 아직 고려되지 않은 문제들이 존재한다. 이에 본 논문에서는 MER 을 사용한 안정적인 병렬 ME 를 구현하기 위한 전략으로 각 PU 의 정보를 독립적으로 사용하기 위한 부분 순차화 방법과 메모리 접근제한을 이용한 병렬화 방법을 제시한다. 실험을 통해 본 연구의 우수성이 확인되었는데, 제안된 방법에 기반을 둔 구현에서 순차적인 ME 를 이용한 부호화기 대비 평균 25.64%의 전체 부호화 과정 시간의 감소가 나타났다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.519-522
• /
• 2003

이 논문에서는 특징점 정보를 이용하여 기존의 병렬 세선화 알고리즘을 개선하는 방법을 제안하였다. 자동 지문 인식 시스템에서 특징점을 정확히 검출하기 위해서 지문영상의 세선화는 매우 중요한 부분을 차지한다. 이 논문에서는 기존 병렬 세선화 알고리즘에 픽셀의 연결성을 이용한 알고리즘을 추가하여 세선화를 수행하였다. 제안 방법의 성능평가를 위하여 이진 지문 영상을 사용하여 기존 방법과 비교하였으며 실험결과 세선화 정도가 우수함을 알 수 있었다.

• Journal of KIISE
• /
• v.44 no.1
• /
• pp.78-83
• /
• 2017

Finding the densest subgraphs from social networks, such that people in the subgraph are in a particular community or have common interests, has been a recurring problem in numerous studies undertaken. However, these algorithms focused only on finding the single densest subgraph. We suggest a heuristic algorithm of the bottom-up type, which finds the densest subgraph by increasing its size from a given starting node, with the repeated addition of adjacent nodes with the maximum degree. Furthermore, since this approach matches well with parallel processing, we further implement a parallel algorithm on the MapReduce framework. In experiments using various graph data, we confirmed that the proposed algorithm finds the densest subgraphs in fewer steps, as compared to other related studies. It also scales efficiently for many given starting nodes.

• 한국HCI학회:학술대회논문집
• /
• 2008.02a
• /
• pp.451-455
• /
• 2008

In this paper, we present how we implement the low-level, triangle intersection routine in a massively parallel fashion using n VIDIA's new GPGPU language, CUDA. Triangle intersection often becomes a computational bottleneck in the collision detection problem. Due to the relatively low bandwidth between CPU and GPU, it has been challenging to implement efficient, object-space collision detection between triangle sets. However, thanks to the improved data transmission rates in CUDA architecture, in this paper, we improved the performance of triangle intersection substantially better than the optimized CPU counterpart.