• Title/Summary/Keyword: 병렬 처리 구조

Search Result 764, Processing Time 0.031 seconds

고속 영상신호 처리를 위한 VLSI아키텍쳐

  • 김병곤
    • 전기의세계
    • /
    • v.34 no.8
    • /
    • pp.489-496
    • /
    • 1985
  • VLSI기술의 독특한 특징들은 이에 맞는 VLSI 지향적 아키텍쳐를 요구하게 된다. 이러한 아키텍쳐들은 영상신호 처리에 있어 중요한 실시간 처리를 위한 병렬처리 및 pipeline처리에도 잘 조화되어 고속영상신호 처리를 위한 시스템에서 VLSI기술이 필수적으로 사용 되어야 함을 알 수 있다. 현재 고속 영상신호 처리를 위한 VLSI 구조로 화면의 병렬성에 근거를 둔 CLA(Cellular Logic Array) 및 이의 단점을 보완한 피라밋 구조가 활말히 연구되고 있으나 거대한 양의 하드웨어 및 주변 시스템의 요구로 그 규모가 방대하여 지는 흠이 있다. 이에 반하여 화소 Kernel의 병렬성에 근거를 두는 pixel-kernel 프로세서는 영상신호 데이타의 공간의존성의 기본 단위인 Kernel을 병렬처리하고 그 거대성 및 균일성은 Pipeline 처리를 함으로써 비교적 작은 하드웨어로 높은 성능을 얻을수 있다. 또한 기존 영상 Sensor 로부터의 데이타 흐름을 중단 시키지 않고 처리할 수 있으며 기본 프로세서의 다양한 조합 방법에 의해 시스템 구조상의 유연성을 갖는다. 따라서 로보트 등의 실제적인 응용분야에서 후자의 구조가 효율적으로 사용될 것으로 전망된다. 앞으로 효과적인 pixel-Kernel 프로세서의 개발을 위해 PKF 계산구조의 연구와 함께 효과적인 Kernel 병렬성을 실현할 수 있는 VLSI 지향적 구조의 개발이 요구된다.

  • PDF

구조해석에서의 병렬처리

  • 송윤환
    • Computational Structural Engineering
    • /
    • v.5 no.2
    • /
    • pp.28-30
    • /
    • 1992
  • 본 고에서는 현재 많은 관심의 대상이 되고 있는 병렬처리에 대해서 현재까지 연구되어온 병렬 환경에 적합한 구조해석 알고리즘에 대하여 간략히 설명하였다. 앞으로 병렬 컴퓨터가 더욱 일반화되고 표준화되리라 예상되므로, 방대한 계산량을 요구하는 유한요소해석에 대한 보다 효율적인 병렬 알고리즘의 개발을 위하여 현재까지 진행된 연구에 대한 분석 및 더욱 많은 노력을 기대한다.

  • PDF

High-Perlormance VLSI Architecture of HEVC CABAC Decoder by Multi-Parallel Algorithm (병 렬 알고리즘에 의한 H.265/HEVC CABAC 디코더의 고성능 구조)

  • Kim, Gi-Yeong;Bae, Jong-Woo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.04a
    • /
    • pp.934-937
    • /
    • 2015
  • 본 논문은 비디오 디코더의 병목현장을 해결하고 대량의 데이터를 처리할 수 있는 다중병렬처리방식의 HEVC CABAC 디코더를 소개한다. CABAC 디코더를 병렬화한 하드웨어 VLSI구조를 설계하여 크기 대비 높은 처리량이 나오는지를 설계 및 분석결과를 통해 연구결과를 도출하는 게 본 논문의 목적이다. CABAC 디코더 내부 module(산술 디코더, 문맥 모델러, 역이진화기) 1개에서 4개까지의 병렬화를 분석한 결과 4개의 병렬화를 했을 때가 크기 대비 처리량이 가장 높다는 것을 알 수 있었다. 또한 내부 module 4개를 병렬화한 CABAC 디코더 4개를 병렬화하여 slice 단위로 나눠진 프레임 1개를 한 번에 처리하는 방식을 채택하였다. 본 논문에서는 각 CABAC 디코더의 내부 module 4개를 병렬화하고, 병렬화한 CABAC 디코더 4개를 다시 병렬화하는 하드웨어 구조를 사용한다.

Parallel Processing of Structural Optimization Using PC Transputer System (PC 트랜스퓨터 시스템을 이용한 구조최적화의 병렬처리)

  • 황진하;박종희
    • Journal of the Computational Structural Engineering Institute of Korea
    • /
    • v.12 no.2
    • /
    • pp.233-241
    • /
    • 1999
  • 본 연구는 개별 메모리를 갖는 소결합 구조의 MIMD형 병렬컴퓨터인 트랜스퓨터시스템 하에서 구조최적화를 위한 병렬처리 과정을 보이고 시험모델에 적용하여 타당성 및 효율성을 검증한다. 전체 최적화과정의 대부분을 차지하는 해석 및 민감도 알고리즘은 영역단위의 병렬성을 갖는 부구조화에 근거하고 하드웨어 구성에 맞춰 변환 재구성한다. 각 노드간 통신은 정적응축과 설계도함수에 한정, 그 횟수를 최소화하고 그들을 동기화하므로써 개별메모리형 연산모델의 약점인 통신비용의 문제를 해소한다. PC를 호스트로 한 수치실험은 고속화 효율성 면에서 고무적인 결과를 보여주고 있으며, 이런 점에서 시스템의 확장성을 함께 고려한다면 트랜스퓨터 시스템에 기초한 병렬처리는 공학 환경의 변화와 요구에 부응하는 좋은 대안이 될 수 있다.

  • PDF

A Study on Parallel Spatial Index Structure Development for Large Data (병렬처리 대용량 공간자료구조의 연구)

  • Bang, Kap-San
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2007.05a
    • /
    • pp.769-772
    • /
    • 2007
  • 공간 데이터의 효율적인 처리는 현대의 멀티미디어 데이터베이스에 있어서 대단히 중요한 역할을 하고 있다. 많은 응용분야에서 방대한 양의 공간 데이터는 보조기억장치(예: disk)에 저장이 되어 사용이 되고 공간 색인구조의 처리는 I/O에 대한 의존도가 크므로, I/O 연산의 병렬처리는 공간 색인구조의 질의반응시간을 현저하게 줄일 수 있다. 본 논문에서는 PR-tree라는 병렬형 공간 색인구조를 제안한다. PR-tree는 MXR-tree에 비해 높은 공간활용도와 빠른 처리시간을 보임으로써 공간 데이터베이스를 위한 효율적인 색인구조로 사용이 될 것으로 기대된다.

  • PDF

Development of Parallel Processing Technique for Dynamic Analysis of Structures (구조물의 동적 해석을 위한 병렬처리기법의 개발)

  • 심재수;박명균
    • Journal of the Computational Structural Engineering Institute of Korea
    • /
    • v.14 no.2
    • /
    • pp.127-134
    • /
    • 2001
  • 구조물이 점점 더 커짐에 따라 그들을 분석하고 설계하는 것이 더 복잡해지고 더 많은 시간이 요구된다. 현재 사용되는 단일 프로세서를 가진 컴퓨터는 그와 같은 구조물을 해석하기에 효율적이지 못하다고 여겨진다. 이 논문에서는 거대규모의 구조물을 분석하기 위하여 컴포넌트 모우드법(CMM)과 메시지전달 시스템(MPI)을 이용함으로써 표준 병렬기법과 고도로 효율적이고 이식성 있는 프로그램을 새로 개발하였다. 이 연구에서는 구조물의 동적 해석을 위해 병렬처리기법을 지닌 컴퓨터 프로그램이 제시되고 새로 개발된 프로그램이 신뢰도를 갖고 있다는 것이 입증된다. 또한 이 프로그램은 상업용 프로그램보다 훨씬 처리속도가 빠르고 병렬처리 컴퓨터에서도 사용될 수 있다는 것을 보여준다.

  • PDF

Comparison of Interconnection Networks for Message Passing Parallel Processing Systems (메시지 패싱 병렬 처리 시스템의 상호연결망 비교)

  • 한종석;심원세한우종
    • Proceedings of the IEEK Conference
    • /
    • 1998.10a
    • /
    • pp.463-466
    • /
    • 1998
  • 본 논문에서는 메시지 패싱 전송을 기반으로 하는 병렬 처리 시스템의 상호연결망 구조와 특성을 조사하고 비교한다. 특히, 상용 시장에서 널리 알려진 대표적인 병렬 처리 시스템의 상호연결망 특성과 ETRI에서 개발된 고속 병렬 컴퓨터(SPAX)의 계층 크로스바 상호 연결망(Xcent-Net) 특성을 상호 비교한다. 메시지 패싱 전송 기반의 상호연결망은 일반적으로 확장성이 우수하여 대규모 병렬 처리 시스템을 구축하는데 유리하다. Cray T3E 시스템, Intel ASCI TFLOPS 시스템, Tandem Himalaya S70000 시스템, IBM RS6000 SP2 시스템등은 메시지 패싱 상호연결망을 기반으로 수백개에서 수천개의 대규모 프로세서를 연결한 병렬 처리 시스템이다. ETRI SPAX 시스템은 Xcent-Net 메시지 패싱 상호연결망을 기반으로 최대 256개 프로세서를 연결한 고속 병렬 처리 시스템으로 우수한 확장성과 높은 성능을 제공한다. 본 논문에서는 상호연결망의 구조와 함께 라우팅 스위치 구조 및 특성을 중심으로 전송 지연시간, 그리고 노드당 전송 대역폭 특성을 비교한다.

  • PDF

Design of modified Feistel structure for high-capacity and high speed achievement (대용량 고속화 수행을 위한 변형된 Feistel 구조 설계에 관한 연구)

  • Lee Seon-Keun;Jung Woo-Yeol
    • Journal of the Korea Society of Computer and Information
    • /
    • v.10 no.3 s.35
    • /
    • pp.183-188
    • /
    • 2005
  • Parallel processing in block cryptographic algorithm is difficult, because Feistel structure that is basis structure of block cryptographic algorithm is sequential processing structure. Therefore this paper changes these sequential processing structure and Feistel structure made parallel processing to be possible. This paper that apply this modified structure designed DES that have parallel Feistel structure. Proposed parallel Feistel structure could prove greatly block cryptographic algorithm's performance such as DES and so on that could not but have trade-off relation the data processing speed and data security interval because block cryptographic algorithm can not use pipeline method because of itself structural problem. Therefore, modified Feistel structure is going to display more superior security function and processing ability of high speed than now in case apply way that is proposed to SEED, AES's Rijndael, Twofish etc. that apply Feistel structure.

  • PDF

Parallel Processing System with combined Architecture of SIMD with MIMD (SIMD와 MIMD가 결합된 구조를 갖는 병렬처리시스템)

  • Lee, Hyung;Choi, Sung-Hyuk;Kim, Jung-Bae;Park, Jong-Won
    • The KIPS Transactions:PartA
    • /
    • v.8A no.1
    • /
    • pp.9-15
    • /
    • 2001
  • 영상에 관련된 다양한 응용 시스템들을 구현하는 많은 연구들이 진행되어 왔지만, 그러한 영상 관련 응용 시스템을 구현함에 있어서 처리속도의 저하로 인하여 많은 어려움을 겪고 있다. 이를 해결하기 위해 대두된 여러 방법들 중에서 최근 하드웨어 접근 방법에 고려한 많은 관심과 연구가 진행되고 있다. 본 논문은 영상을 실시간으로 처리하기 위하여 하드웨어 구조를 갖는 병렬처리시스템을 기술하며, 또한 병렬처리시스템을 얼굴 검색 시스템에 적용한 후 처리속도 및 실험 결과를 기술한다. 병렬처리시스템은 SIMD와 MIMD가 결합된 구조를 갖고 있기 때문에 다양한 영상 응용시스템에 대해서 융통성과 효율성을 제공하며, 144개의 처리기와 12개의 다중접근기억장치, 외부 메모리 모듈을 위한 인터페이스와 외부 프로세서 장치(i960Kx)와의 통신을 위한 인터페이스로 구성되어있다. 다중접근기억장치는 메모리 모듈선택회로, 데이터 라이팅회로, 그리고, 주소계산 및 라우팅회로로 구성되어 있다. 또한 얼굴 검색 시스템을 병렬처리 시스템에 적합한 병렬화를 제공하기 위해 메쉬방법을 이용하여 전처리, 정규화, 4개 특징값 추출, 그리고 분류화로 구성하였다. 병렬처리시스템은 하드웨어 모의실험 패키지인 CADENCE사의 Verilog-XL로 모의실험을 수행하여 기능과 성능을 검증하였다.

  • PDF

Design and Implementation of High-Performance Parallel Fuzzy Architecture (고성능 병렬 퍼지 아키텍처의 설계 및 구현)

  • Lee, Sang-Gu
    • The Transactions of the Korea Information Processing Society
    • /
    • v.5 no.7
    • /
    • pp.1791-1800
    • /
    • 1998
  • 본 논문에서는 Mamdani 방법과 Koczy 방법의 퍼지 추론 알고리즘에 대햇 병렬머신에 적합한 병렬 퍼지 추론 방법을 제안하고, 효율적인 병렬 퍼지 아키텍처를 설계한다. 제안된 아키텍처는 비교적 높은 성능을 갖고, 확장이 용이한 구조로서, 여러개의 FPE(Fuzzy Processing Element), CP(Control Processor), 메모리 모듈, 상호연결망 및 Min 회로로 구성되어 있다. 이러한 구조의 특징은 iqjsWo의 FPE는 I번째의 전건부 및 I번째의 후건부의 처리만을 수행하기 때문에 전건부, 변수들의 처리는 각각 병렬도 수행되고, 후건부의 처리도 또한 각각 병렬로 수행된다. 따라서 프로세서의 활용도가 높아지며, 전건부와 후건부의 변수, 퍼지규칙의수에 관계없이 쉽게 구성할 수 있다. 이러한 구조는 실시간에 고속추론을 요하는 시스템 또는 전건부와 후건부의 변수가 많은 대규모 전문가 시스템에 사용되어 질 수 있으며, MISO(Multiple-input, Single-output) 시스템보다 MIMO(Multiple-input, Multiple-output) 시스템에 특히 적합하다.

  • PDF