• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.2
• /
• pp.160-168
• /
• 2000

In this paper, we present a performance monitor to trace and evaluate the performance of programs running on networked computers. The performance monitor of the JaNeC is online/batch as well as event/time driven. Since it is implemented with the Java programming language, it provides us with high portability among heterogeneous computer systems, and friendly graphical user interface. This performance monitor consists of various views such as 'Task/Event Filter' and 'TimeLine', 'Task View', 'Task Hoistory', 'Message Passing View', 'Host Cpu View', which allow the user to easily analyze event and time during the program execution.

• Journal of KIISE
• /
• v.43 no.4
• /
• pp.470-479
• /
• 2016

As the number of various types of media data such as UCC (User Created Contents) increases, research is actively being carried out in many different fields so as to provide meaningful media services. Amidst these studies, a semantic web-based media classification approach has been proposed; however, it encounters some limitations in video classification because of its underlying ontology derived from meta-information such as video tag and title. In this paper, we define recognized objects in a video and activity that is composed of video objects in a shot, and introduce a reasoning approach based on description logic. We define sequential rules for a sequence of shots in a video and describe how to classify it. For processing the large amount of increasing media data, we utilize Spark streaming, and a distributed in-memory big data processing framework, and describe how to classify media data in parallel. To evaluate the efficiency of the proposed approach, we conducted an experiment using a large amount of media ontology extracted from Youtube videos.

• The KIPS Transactions:PartA
• /
• v.13A no.5 s.102
• /
• pp.445-454
• /
• 2006

We introduce a family of simulators for I/O-intensive distributed or parallel applications, and a methodology that permits selecting the most efficient simulator meeting a given user-defined accuracy requirement. This methodology consists of a series of tests to choose an appropriate simulation based on the attributes of the application. In addition, each simulator provides two estimates of application execution time: the minimum expected time and the maximum. We present the results of applying our methodology to existing applications, and show that we can accurately simulate applications tens to hundreds of tunes faster than the application execution times.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2006.05a
• /
• pp.378-380
• /
• 2006

국내 휴대 단말기기(Mobile Phone, PDA 및 DMB 폰 등)의 하드웨어적 컨버젼스 기술은 국제 경쟁력을 충분히 확보하고 세계 시장에서 선두 역할을 수행하고 있으나, 휴대 단말기기에 필수적으로 구성되어지는 UI(User Interface)는 상대적으로 낙후된 실정이다. 이에 따라 3차원 그래픽 UI의 구현과 휴대 단말기기의 이벤트에 반응하는 3차원 아바타 시스템 개발을 통해 경쟁력 있는 소프트웨어적 컨버젼스 시대의 대비는 필수적이며, 본 논문에서는 휴대 단말기에서 3차원 UI의 구현 뿐 아니라 쉽고 빠르게 UI를 구축 할 수 있는 Authoring Tool 개발의 시급성을 인식하여 연구를 진행하고 있다.

• Proceedings of the KIPE Conference
• /
• 2005.07a
• /
• pp.71-73
• /
• 2005

한국전력공사에서는 전압원 인버터형 FACTS 기기인 UPFC를 전남 강진군 강진변전소에 설치(2003. 5. 23준공) 운전하였다. 강진 UPFC는 한전과 (주)효성이 공동으로 투자하고, 지멘스와의 기술제휴를 통해 개발하였으며, 40MVA 병렬인버터, 40MVA 직럴인버터로 구성되어 총 80MVA 용량이다. 준공이후 2년여에 걸친 운전으로, 강진UPFC의 고장정지는 현저히 줄었다. 본 논문에서는 강진 UPFC의 주요 이벤트, 고장해소 및 설비의 신뢰성 향상을 위한 대응 조치들에 대해 정리하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.874-876
• /
• 2005

무선 센서 네트워크는 최근 대두되고 있는 유비쿼터스 컴퓨팅의 연구에 힘입어, 군사용의 목적으로만 사용되던 과거와는 달리 다양한 분야에서 많은 연구가 진행되고 있다. 센서 네트워크는 제한적인 자원을 가진 노드에서 데이터 감지로 인한 이벤트, 데이터 프로세싱 그리고 노드들 간의 통신이 동시에 발생하므로 병렬처리 기능과 실시간성을 가진 운영체제가 필수적으로 요구된다. 하지만 현재 연구되고 있는 센서 네트워크를 위한 운영체제들은 이러한 요구를 만족시켜 주지 못하고 있는 실정이다. 우리는 본 논문에서 정시보장, 분산환경의 특징을 갖는 분산 실시간 객체모델인 TMO 모델을 적용하여 실시간성을 보장해주는 센서네트워크 운영체제를 제안 한다.

• Proceedings of the KIEE Conference
• /
• 2005.10c
• /
• pp.211-213
• /
• 2005

한국전력공사에서는 전압원 인버터형 FACTS 기기인 UPFC를 전남 강진군 강진변전소에 설치(2003. 5. 23준공) 운전하였다. 강진 UPFC는 한전과 (주)효성이 공동으로 투자하고, 지멘스와의 기술제휴를 통해 개발하였으며, 40MVA 병렬인버터, 40MVA 직렬인버터로 구성되어 총 80MVA 용량이다. 준공이후 2년여에 걸친 운전으로, 강진 UPFC의 고장정지는 현저히 줄었다. 본 논문에서는 강진 UPFC의 주요 이벤트, 고장해소 및 설비의 신뢰성 향상을 위한 대응 조치들에 대해 정리하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.798-800
• /
• 2009

본 논문은 급증하는 항공 교통량을 처리하기 위해 국제민간항공기구(ICAO)를 중심으로 연구되고 있는 차세대 항공관제를 위한 시스템 중 비행자료처리시스템에서 효율적인 비행계획 상태 관리를 위한 방법론을 제안하고 있다. 본 논문에서 제안하는 비행계획 상태 관리는 입력되는 새로운 전문 및 관제사의 입력과 시간 타이머에 의한 이벤트를 구분하는 처리 구조이며, 두 가지를 병렬 처리하는 방식을 이용해서 정확하고 빠른 비행계획 상태 관리를 제공한다. 이는 향후 많은 항공 교통량을 처리하기 위한 차세대 항공관제 시스템에 적용되는 것을 그 목적으로 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.149-150
• /
• 2023

ROS2 코드에서, multi-threaded executor 은 여러 메시지 또는 이벤트를 병렬로 처리할 수 있도록 복수의 스레드를 만든다. Multi-threaded executor 을 사용하면 프로그램 성능이 가속화되고 메모리를 경제적으로 사용할 수 있지만, 하나의 시스템 자원을 여러 개의 프로세스가 동시에 참조하거나 수정하기 때문에 deadlock 등의 여러 문제가 발생한다. 이 논문에서는 libclang 인터페이스를 이용해 ROS2 코드를 구문 분석하고 스레드 안전성을 평가하는 방법과 그 한계점, 향후 연구 방향에 대해 논한다.

• 전자공학회논문지 IE
• /
• v.47 no.4
• /
• pp.18-27
• /
• 2010

This paper is designed the efficient Data Acquisition System for an vibration of rotatory machines. The Data Acquisition System is consist of the analog logic having signal filer and amplifier, and digital logic with ADC, DSP, FPGA and FIFO memory. The vibration signal of rotatory machines acquired from sensors is controlled by the FPGA device through the analog logic and is saved to FIFO memory being converted analog to digital signal. The digital signal process is performed by the DSP using the vibration data in FIFO memory. The vibration factor of the rotatory machinery analysis and diagnosis is defined the RMS, Peak to Peak, average, GAP, FFT of vibration data and digital filtering by DSP, and is need to follow as being happened the event of vibration and make an application to an warning system. It takes time to process the several analysis step of all vibration data and the event follow, also special event. It should be continuously performed the data acquisition and the process, however during processing the input signal the DSP can not be performed to the acquisited data after then, also it will be lose the data at several channel. Therefore it is that the system uses efficiently the DSP and FPGA devices for reducing the data lose, it design to process a part of the signal data to FPGA from DSP in order to minimize the process time, and a process to parallel process system, as a result of design system it propose to method of faster process and more efficient data acquisition system by using DSP and FPGA than signal DSP system.