• 제목/요약/키워드: 병렬회로

검색결과 1,179건 처리시간 0.025초

하향링크 다중 안테나 MC-CDMA 시스템을 위한 다단계 병렬 널링 및 병렬 부분 간섭 제거 수신기 설계 (Multistage Parallel Nulling-Partial PIC Receiver for Downlink MIMO MC-CDMA Systems)

  • 구정회;김경연;심세준;이충용
    • 대한전자공학회논문지TC
    • /
    • 제41권11호
    • /
    • pp.1-7
    • /
    • 2004
  • 본 논문에서는 다중 안테나를 사용한 다중 반송파 대역확산 다중접속 (MIMO MC-CDMA) 시스템을 위한 다단계 병렬 널링 및 병렬 부분 간섭 제거 수신기 (MPN-PPIC)를 제안한다. 기존의 V-BLAST 수신기는 널리 알려져 있는 다중 안테나 시스템에 대한 수신 방법으로, 단일 사용자 하향 링크 다중 안테나 MC-CDMA 시스템에 대해서는 어느 정도 좋은 성능을 보이지만, 다중 사용자의 경우에 있어서는 심각한 성능 저하 (error floor)를 보이는 것으로 알려져 있다. 본 논문에서 제안한 수신기는 다중 사용자 환경에서 이러한 성능 저하를 보이지 않으며, 다단계 연산을 통해서 보다 더 나은 성능을 얻을 수 있다. 또한, 제안한 방법은 chip interleaving을 하는 경우, 다단계 연산을 통해 단일 사용자 환경에 대해서도 V-BLAST보다 더 나은 성능을 보인다. 제안한 방법에 대한 이와 같은 성능은 컴퓨터 모의 실험을 통해서 확인해 본다.

다중스레드 데이타 병렬 프로그램의 표현 : PCFG(Parallel Control Flow Graph) (A Representation for Multithreaded Data-parallel Programs : PCFG(Parallel Control Flow Graph))

  • 김정환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권12호
    • /
    • pp.655-664
    • /
    • 2002
  • 데이타 병렬 모델은 대규모 병렬성을 용이하게 얻을 수 있는 장점이 있지만, 데이타 분산으로 인한 통신 지연시간은 상당한 부담이 된다. 본 논문에서는 데이타 병렬 프로그램에 내재되어 있는 태스크 병렬성을 추출하여 이러한 통신 지연시간을 감추는데 이용할 수 있음을 보인다. 기존의 태스크 병렬성 추출은 데이타 병렬성을 고려하지 않았지만, 여기서는 데이타 병렬성을 그대로 유지하면서 태스크 병렬성을 활용하는 방법에 대해 설명한다. 데이타 병렬 루프를 포함할 수 있는 다수의 태스크 스레드들로 구성된 다중스레드 프로그램을 표현하기 위해 본 논문에서는 PCFG(Parallel Control Flow Graph)라는 표현 형태를 제안한다. PCFG는 단일 스레드인 원시 데이타 병렬 프로그램으로부터 HDG(Hierarchical Dependence Graph)를 통해 생성될 수 있으며, 또한 PCFG로부터 다중스레드 코드를 쉽게 생성할 수 있다.

그래프 컬러링과 OpenMP를 이용한 병렬 메쉬 스무딩 알고리즘의 성능 분석 (Performance Analysis of a Parallel Mesh Smoothing Algorithm using Graph Coloring and OpenMP)

  • 신명규;김지범
    • 전자공학회논문지
    • /
    • 제53권6호
    • /
    • pp.80-87
    • /
    • 2016
  • 본 논문에서는 그래프 컬러링과 OpenMP를 사용한 병렬 메쉬 스무딩 알고리즘을 제안하고 공유메모리 기반의 슈퍼컴퓨터를 이용하여 제안하는 병렬 메쉬 스무딩 알고리즘의 성능 분석을 수행하였다. 제안하는 병렬 메쉬 스무딩 알고리즘은 그래프 컬러링 방법을 통해 전체 메쉬를 여러 개의 독립적인 집합 (색깔)으로 나눈 후 각각의 독립적인 집합에 대하여 OpenMP 라이브러리를 사용하여 순차적으로 병렬 메쉬 스무딩을 수행하는 방법이다. 실험을 통하여 여러 가지 그래프 컬러링 방법과 색깔 순서 재배열 방법이 병렬 메쉬 스무딩의 효율성에 미치는 영향에 대해서 알아보았다. 또한, OpenMP의 루프 스케줄링 방법이 병렬 메쉬 스무딩의 효율성에 끼치는 영향에 대해서 알아보았다.

병렬 프로그램의 적응형 실행 기법 (Adaptive Execution Techniques for Parallel Programs)

  • 이재진
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권8호
    • /
    • pp.421-431
    • /
    • 2004
  • 본 논문은 병렬 프로그램을 실행할 때 계산량이 작은 병렬 루프를 병렬로 실행하는 경우에 생기는 프로그램의 성능 저하를 피하기 위하여, 컴파일 시나 실행 시에 성능 예측 모델을 이용하여 병렬 루프의 성능을 예측한 다음 적응형 실행 기법을 이용하여 병렬 프로그램을 실행하는 방법을 소개한다. 성능예측 알고리즘과 적응형 실행 알고리즘은 컴파일러 전처리기에 구현이 되었으며, 이 전처리기는 병렬 루프가 실행되는 방식을 컴파일 시나 실행 시에 결정하는 코드를 원래의 병렬 프로그램에 삽입한다. Fortran77로 씌어진 다섯 개의 대표적인 과학 수치계산 병렬 벤치마크 프로그램을 32개의 프로세서로 구성된 분산 공유 메모리 병렬 컴퓨터(SGI Origin2000)에 실행하여 본 논문에서 제안한 방법의 성능 평가를 하였을 때, 제안한 기법을 적응한 경우가 32, 16, 8, 및 4개의 프로세서에서 원래의 병렬 프로그램 보다 각각 26%, 20%, 16%, 및 10% 빨리 실행되었다. 이중 한 프로그램은 원래 병렬 프로그램 보다 32개 프로세서에서 두 배 이상 빠르게 실행되었다.

고승압비를 갖는 단일스위치 ZCS 병렬 공진 컨버터 (A Single Switch ZCS Parallel Resonant Converter with High Step-up Ratio)

  • 이재연;김민재;최세완
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2015년도 전력전자학술대회 논문집
    • /
    • pp.163-164
    • /
    • 2015
  • 본 논문에서는 고승압비를 갖는 단일스위치 ZCS 병렬 공진 컨버터를 제안한다. 제안하는 컨버터는 단일스위치를 사용하여 구조가 간단하며 병렬 공진회로를 이용하여 고승압이 가능하다. 또한, 별도의 클램프 회로 없이 전 부하영역에서 스위치의 ZCS 턴온 및 턴오프와 다이오드의 ZCS 턴오프를 성취한다. 제안하는 컨버터는 250W 시작품을 제작하여 타당성을 검증하였다.

  • PDF

병렬처리를 위한 고성능 라이브러리의 구현과 성능 평가 (Implementation and Performance Analysis of High Performance Computing Library for Parallel Processing)

  • 김영태;이용권
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권7호
    • /
    • pp.379-386
    • /
    • 2004
  • 본 연구에서는 병렬프로그램을 효율적으로 개발할 수 있고 병렬처리 프로그램의 성능을 향상시키는 이식성을 갖는 고성능 병렬 라이브러리인 HPCL(High Performance Computing Library)을 구현하였다. HPCL은 C 언어와 Fortran 언어로 구현되었으며, Fortran 프로그램에서 메시지 전송 인터페이스인 MPI(Message Passing Interface)를 효율적으로 사용할 수 있도록 하였다. 성능 분석은 PC 클러스터와 상업용 슈퍼컴퓨터인 IBM SP4를 이용하여 병렬프로그램의 성능 향상 및 통신 오버헤드 등에 대하여 다양하게 이루어졌다.

병렬 처리 구조를 이용한 최적 정합 방식 CAM 설계에 관한 연구 (A Study on the CAM Designed by Adopting Best-Match Method using Parallel Processing Architecture)

  • 김상복;박노경;차균현
    • 한국통신학회논문지
    • /
    • 제19권6호
    • /
    • pp.1056-1063
    • /
    • 1994
  • 본 논문에서는 연상 메모리 소자에 대한 데이터와의 병렬 처리 최적 정합 방식을 적용하여 계산 효율과 처리율을 높인 단일 PE 아키텍쳐를 이용하여 CAM을 설계하였다. 설계한 CAM은 크게 3개의 기능 블록(입력 MUX, 최적 정합 CAM, 제어부)으로 구성되어 있다. 데이터 처리는 병렬 입력 및 병렬 비교를 하여 고속으로 데이터를 처리하는 전.병렬 방식을 채택하였다. 이러한 특성을 갖는 CAM은 회로 및 논리 시뮬레이션을 통하여 ETRI 3 m-well 공정 설계 규칙을 사용하여 설계하였다. 본 논문에서 설계된 CAM의 최대 동작 주파수는 20MHz이다.

  • PDF

디스크 입출력의 병렬성을 이용한 대용량 입출력 QoS 제어 기법 (A Massive I/O QoS Control Method using Parallelism fo Disk I/O)

  • 장시웅;정기동
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제26권1호
    • /
    • pp.98-106
    • /
    • 1999
  • 본 논문에서는 대용량 입출력을 수행하는 태스크의 QoS를 제어하기 위한 방법으로사용자가 시스템에 입출력 요구시 요구 대역폭을 제시하고, 파일시스템에서 디스크개소와 입출력 이벤트를 고려하여 입출력의 병렬성을 제어함으로써 QoS를 제어하는 방법을 제안하였다. 그리고, 시스템에서 각 태스크가 주어진 병렬성을 가지고 입출력을 진행하고 있을 때, 요구 대역폭을 가지고 입출력을 요구하는 태스크의 대역폭을 만족시키기 위한 병렬성을 계산하는 분석 모델을 유도하였다. 그리고, 디스크 입출력의 병렬성을 이용하여 대용량 입출력의 QoS를 효율적으로 제어할 수 있음을 분석 모델의 결과를 통해 검증하였다.

업계동정

  • 한국전기산업진흥회
    • NEWSLETTER 전기공업
    • /
    • 99-1호통권218호
    • /
    • pp.30-37
    • /
    • 1999
  • PDF