• 제목/요약/키워드: 병렬형 어레이 구조

검색결과 6건 처리시간 0.02초

어레이 안테나를 이용한 적응 혼합형 다중 간섭 제거기 (An Adaptive Hybrid Multi-User Detection Using Amplitude Estimation with Array Antennas)

  • 이규만;한동석
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
    • /
    • pp.83-86
    • /
    • 2000
  • DS/CDMA 이동통신 환경에서 채널의 용량을 제한하는 가장 큰 요인은 다중 사용자 간섭 신호의 영향이다. 본 논문에서는 어레이 안테나와 적응 혼합 다중 사용자 검파기 구조 (MUD: Multi-User Detection)를 이용하여 이러한 문제를 제거한다. 어레이 안테나의 각각의 빔 형성기는 MUD에서 궤환되는 기준 신호를 이용하여 원하는 사용자의 방향으로 빔을 형성하고 간섭 신호 방향으로는 널을 형성하여 제거하게 된다. 수신 신호의 전력이 제어되지 못하여 원근 문제(near-far problem)가 발생할 경우, 제안한 MUD는 적응적으로 지배적인 상관 값에 대해서는 직렬형, 비슷한 크기의 신호들은 병렬형 간섭 제거기를 통하여 제거함으로써 기존의 고정형 간섭 제거기보다 우수한 성능을 나타내었다.

  • PDF

2-D IIR 디지탈필터의 시스토릭 어레이 실현 및 PE셀 설계 (Systolic Array Implementaion for 2-D IIR Digital Filter and Design of PE Cell)

  • 박노경;문대철;차균현
    • The Journal of the Acoustical Society of Korea
    • /
    • 제12권1E호
    • /
    • pp.39-47
    • /
    • 1993
  • 2-Dimension IIR 디지털 필터를 시스토릭 어레이 구조로 실현하는 방법을 보였다. 시스토릭 어레이는 1-D IIR 디지털 필터로 부분 실현한 후 종속연결하여 구현하였다. 부분 실현한 시스토릭 어레이의 종속 연결은 신호 지연에 사용되는 요소를 감소 시킨다. 여기서 1-D 시스토릭 어레이는 local communication 접근에 의해 DG를 설계한후 SFG로의 사상을 통해 유도하였다. 유도된 구조는 매우 간단하며, 입력 샘플이 공급되어지면 매 샘플링 기간마다 새로운 출력을 얻는 매우 높은 데이터 처리율을 갖는다. 2-Dimension IIR 디지털 필터를 시스토릭 어레이로 실현함으로써 규칙적이고, modularity, local interconnection, 높은 농기형 다중처리의 특징을 갖기 때문에 VLSI 실현에 매우 적합하다. 또한 PE셀의 승산기 설계에서는 modified Booth's 알고리즘과 Ling's 알고리즘에 기초를 두고 고도의 병렬처리를 행할수 있도록 설계하였다.

  • PDF

트랜스퓨터를 사용한 피라미드형 병렬 어레이 컴퓨터 (TPPAC) 구조 (Transputer-based Pyramidal Parallel Array Computer(TPPAC) architecture (Prelimineary Version))

  • 정창성;정철환
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
    • /
    • pp.647-650
    • /
    • 1988
  • This paper proposes and sketches out a new parallel architecture of transputer-based pyramidal parallel array computer (TPPAC) used to process computationally intensive problems for geometric processing applications such as computer vision, image processing etc. It explores how efficiently the pyramid computer architecture is designed using transputer chips, and poses a new interconnection scheme for TPPAC without using additional transputers.

  • PDF

3차원 적층 구조 저항변화 메모리 어레이를 활용한 CNN 가속기 아키텍처 (CNN Accelerator Architecture using 3D-stacked RRAM Array)

  • 이원주;김윤;구민석
    • 전기전자학회논문지
    • /
    • 제28권2호
    • /
    • pp.234-238
    • /
    • 2024
  • 본 논문은 낮은 구동 전류 특성과 3차원 적층 구조로 확장시킬 수 있는 장점을 가진 3차원 적층형 이중 팁 RRAM을 CNN 가속기 아키텍처에 접목하는 연구를 수행한 논문이다. 3차원 적층형 이중 팁을 적층 형태의 병렬연결로 시냅스 어레이에 사용하여 멀티-레벨을 구현하였다. 이를 Network-on-chip 형태의 가속기 내에 DAC, ADC, 버퍼 및 레지스터, shift & add 회로 등 다양한 하드웨어 블록들과 함께 구성하여 CNN 가속기에 대한 시뮬레이션을 수행하였다. 시냅스 가중치와 활성화 함수의 양자화는 16-bit으로 가정하였다. 해당 가속기 아키텍처를 위한 병렬 파이프라인을 통해 CNN 연산을 시뮬레이션한 결과, 연산효율은 약 370 GOPs/W를 달성하였으며, 양자화에 의한 정확도 열화는 3 % 이내가 되는 결과를 나타냈다.

기약 All One Polynomial을 이용한 유한체 GF(2$^{m}$ )상의 시스톨릭 곱셈기 설계 (Design of Systolic Multipliers in GF(2$^{m}$ ) Using an Irreducible All One Polynomial)

  • 권순학;김창훈;홍춘표
    • 한국통신학회논문지
    • /
    • 제29권8C호
    • /
    • pp.1047-1054
    • /
    • 2004
  • 본 논문에서는 AOP(All One Polynomial)에 의해 결정되는 유한체 GF(2$^{m}$ )상의 곱셈을 위한 두 가지 종류의 시스톨릭 어레이를 제안한다. 제안된 두 시스톨릭 어레이 모두 패러럴 입출력 구조를 가진다. 첫 번째 제안된 곱셈기는 O($m^2$)의 면적 복잡도와 O(1)의 시간 복잡도를 가진다. 다시 말하면, 이 곱셈기는 m(m+1)/2 개의 동일한 셀들로 이루어지며 초기 m/2+1 사이클 지연 후, 1 사이클마다 곱셈의 결과를 출력한다. 첫 번째 제안된 곱셈기를 기존의 AOP를 사용하는 병렬형 시스톨릭 곱셈기와 비교 분석한 결과 하드웨어 및 계산지연 시간에 있어 각각 12% 및 50%의 성능 개선을 보인다. 두 번째 제안된 시스톨릭 곱셈기는 암호응용을 위해 선형 어레이로 설계되었으며, O(m)의 면적 복잡도와 O(m)의 시간 복잡도를 가진다. 즉, m+1 개의 동일한 셀들로 이루어지며 m/2+1 사이클마다 곱셈의 결과를 출력한다. 두 번째 곱셈기를 기존의 선형 시스톨릭 곱셈기들과 비교 분석한 결과, 하드웨어, 계산지연 시간, 그리고 처리율에 있어 각각 43%, 83%, 그리고 50%의 성능 개선을 보인다. 또한 제안된 곱셈기들은 높은 규칙성과 모듈성을 가지기 때문에 VLSI 구현에 매우 적합하다. 따라서 GF(2$^{m}$ ) 응용을 위해, 본 연구에서 제안된 곱셈기들을 사용하면 최소의 하드웨어 사용으로 최대의 성능을 얻을 수 있다.

평지붕 설치 태양광시스템의 표면형태 조사·분석 (Investigation and Analysis on the Surface Morphology of Roof-Top Photovoltaic System)

  • 이응직
    • 한국태양에너지학회 논문집
    • /
    • 제36권4호
    • /
    • pp.57-65
    • /
    • 2016
  • Domestic photovoltaic system for roof-top is installed towards the south at an angle of 20 to 35 degrees and the shape of PV array is divided into two kinds; a plane shape and a curved shape. This paper aims to understand an actual condition of PV facility and strengths and weaknesses of support structure production and installation and to consider the best PV surface shape by analyzing theoretical logics of these two surface shapes and architectural perspective-based realistic case studies. This study targeted 98 facilities including common houses, public institutions and education institutions. In common houses, all of 59 PV facilities have a plane surface. In public institutions, 7 of 15 PV facilities have a curved array surface and 8 PV facilities have a plane surface. In education institutions, also, 14 of 24 PV facilities have a plane array surface and 10 PV facilities have a curved surface. Most of 98 facilities have a flat roof supporting shape. However, it was found that the curved shape wasn't positive for PV generation due to the change of radial density and it was at least 10 % more expensive to produce its structure. Also, domestic general large single-plate PV facilities have problems of harmony with buildings and wind load. Therefore, it is considered that for fixed-type roof-top PV, a plane PV array shape is good for optimum generation and economic efficiency and a parallel array structure on the roof surface is favorable to wind load and snow load without being a hindrance to the building facade.