• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.25-32
• /
• 2011

네트워크-온-칩(Networks-on-Chip, NoC)은 고도로 복잡해지고 있는 다중 프로세서 시스템-온-칩(Multi-Processor System-on-chip, MPSoC)에서의 버스 트래픽 문제를 해결할 핵심기술이나 전통적인 전기적 상호 연결 구조로는 머지않아 대역폭 및 전력소비 등의 한계에 직면할 것으로 예상된다. 이러한 문제를 해결하기 위해 광학적 상호연결과 전기적 상호연결을 같이 사용하는 하이브리드 광학 NoC기술이 최근 활발히 연구되고 있다. 대부분의 하이브리드 광학 NoC에서 전기적인 연결은 웜홀 스위칭(Wormhole switching)과 deterministic 알고리즘인 X-Y 라우팅 알고리즘을 사용하며, 광학적 버스 기반 데이터 전송을 위한 경로 설정 및 광학 라우터 설정을 한다. 광학적 연결에서는 서킷 스위칭(Circuit switching) 방식을 사용하며, 미리 설정된 경로 및 라우터를 이용하여 payload 데이터만 전송을 하게 된다. 그러나 기존에 발표된 하이브리드 광학 NoC같은 경우에는 한 번에 하나의 경로에서만 데이터를 전송 할 수 있다는 단점을 가지고 있어 성능 향상에 한계가 있다. 본 논문에서는 하이브리드 광학 NoC에서 동시에 여러 경로를 이용하여 데이터를 전송하기 위해 전기적인 연결에서 서킷 스위칭 방식과 적응적(adaptive) 알고리즘을 이용하는 새로운 라우팅 알고리즘을 제안하며, 적응적 알고리즘의 문제점인 livelock을 제거할 수 있는 방법 또한 제안한다. 모의실험은 전기적인 NoC, 그리고 웜홀 스위칭 방식의 기존 하이브리드 광학 NoC와 비교 수행 하였다. 그 결과 제안된 방식은 기존 하이브리드 광학 NoC에 비해 60%의 throughput 증가, 그리고 전기적 NoC와 비교했을 때 65%의 전력 감소를 보였다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.31-37
• /
• 2001

광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다.

• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.37-47
• /
• 2008

DSP에서 제공되는 주소 생성 유닛은 데이터 패스와 병렬적으로 주소 연산을 수행할 수 있게 해 줌으로써, DSP 코드 생성에 중요한 역할을 한다. 프로그램 변수들의 메모리 레이아웃을 결정하는 문제는 주소 생성 유닛의 기능을 이용하여 주소 연산용 명령어를 줄이는 최적화이다. 메모리 레이아웃 생성 단계와 주소 포인터 할당 단계로 구분 되는 이 최적화에서 본 논문은 주소 연산 코드의 수가 최소가 되도록 DSP용 코드 생성의 효과적인 주소 포인터 할당 문제를 다룬다. 제안하는 알고리즘은 고정된 메모리 레이아웃을 가질 때 주소 포인터 할당을 수행하는 기존의 알고리즘의 시간 복잡도를 줄이는 기법이다. 메모리 크기와 수행 시간을 줄이기 위해 알고리즘을 수행할 때 핵심적인 요소들만을 고려하도록 강한 가지치기 방법을 사용하였다. 또한 주소 포인터 할당 문제는 메모리 레이아웃에 영향을 크게 받는 문제이기 때문에 본 논문은 주어진 메모리 레이아웃을 갱신하여 반복적으로 성능을 개선하는 방법을 제안한다. 약 3,000여개의 실제 프로그램으로부터 얻은 변수 접근 시퀀스를 제공하는 OffsetStone 벤치마크를 이용한 실험결과를 통해 본 논문에서 제안한 기법과 알고리즘을 테스트 했다. 제안한 방법은 전통적인 방법보다 평균 25.9%의 적은 주소 코드를 생성해 냄을 보인다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권4호
• /
• pp.160-167
• /
• 2005

$GF(2^{m})$ 상의 공개키 암호 시스템에서 나눗셈/역원은 기본이 되는 연산으로 내부적으로 $AB^{2}$ 연산을 반복적으로 수행함으로써 계산이 된다. 본 논문에서는 유한 필드 $GF(2^{m})$상에서 $AB^{2}$ 연산을 수행하는 디지트 시리얼(digit-serial) 시스톨릭 구조를 제안하였다. L(디지트 크기)×L 크기의 디지트 시리얼 구조로 유도하기 위하여 새로운 $AB^{2}$ 알고리즘을 제안하고, 그 알고리즘에서 유도된 구조의 각 셀을 분리, 인덱스 변환시킨 후 병합하는 방법을 사용하였다. 제안된 구조는 공간-시간 복잡도를 비교할 때, 디지트 크기가 m보다 적을 때 비트 패러럴 구조에 비해 효율적이고, $(1/5)log_{2}(m+1)$ 보다 적을 때 비트 시리얼(bit-serial) 구조에 비해 효율적이다. 또한, 제안된 디지트 시리얼 구조에 파이프라인 기법을 적용하면 그렇지 않은 구조에 비해 m=160, L=8 일 때 공간-시간 복잡도가 $10.9\%$ 적다. 제안된 구조는 암호 프로세서 칩 디자인의 기본 구조로 이용될 수 있고, 또한 단순성, 규칙성과 병렬성으로 인해 VLSI 구현에 적합하다.

• 전자공학회논문지CI
• /
• 제47권5호
• /
• pp.50-60
• /
• 2010

지난 반세기 동안 컴퓨터 시스템의 발전으로 개인용 컴퓨터와 소프트웨어 산업은 유래 없는 호황을 누렸다. 21세기에 들어서는 이러한 흐름이 모바일 기기로 점차 이동하면서 임베디드 시스템 시장이 폭발적으로 증가하였다. 휴대전화, 내비게이션 시스템, PMP 등의 휴대용 멀티미디어 기기들은 시장에 쏟아져 나온 반면에 대부분의 산업용 제어시스템은 여전히 단순제어 시스템에 의존하여 제품이 개발되고 있다. 실제로 이를 첨단 하드웨어와 소프트웨어의 기술로 전환하려고 해도 그 수요가 모바일 시장에 비해 낮아 부품수급이 어렵고 가격이 상승하는 문제를 안고 있으며 기술개발 시 발생하는 많은 비용과 인력은 기업 입장에서는 투자 부담이 될 수밖에 없다. 그러나 미래 고객들에게 제품에 대한 기업 이미지를 끌어올리기 위해서는 고성능 시스템의 하드웨어와 소프트웨어 플랫폼 개발이 반드시 필요하다. 본 논문에서는 이러한 문제점들을 해결하기 위해서 네트워크 임베디드 시스템의 최적화된 하드웨어 플랫폼과 소프트웨어 플랫폼을 개발하였다. 개발된 플랫폼은 멀티미디어 기능을 추가하여 고급형 제품을 위한 플랫폼으로 제작하였다. 멀티미디어 기능을 구현하기 위해서 텔레칩스 사의 멀티미디어 프로세서인 TCC8300을 기반으로 개발하였으며 프로세서 내부의 다양한 병렬하드웨어 기능을 이용함으로써 회로상의 부품의 수를 최소화 하고 성능 향상과 더불어 전력소모량을 최소화하였다. 그리고 소프트웨어의 기술비용(로열티)을 없애기 위해서 오픈소스 기반의 운영체제인 임베디드 리눅스와 오픈소스 기반의 그래픽 라이브러리인 TinyX와 GTK+를 이용하여 GUI(Graphic User Interface)를 구현하였다. 또한 개발된 플랫폼을 이용하여 여러 가지 방식의 YUV2RGB 프레임 변환 실험 및 측정을 통해서 성능 및 프레임별 변환 시에 소모되는 전력량을 계산하였고 플랫폼의 각 부분별 동작에 대한 전력소모량 측정을 통해서 플랫폼 구성 시 필요한 전력과 성능을 예측할 수 있도록 하였다. 응용제품을 개발할 때 주어진 기능 및 성능 그리고 저전력 등의 사양이 구현 가능한지 분석하고 절충할 때 사용할 수 있는 모델식을 개발하였고 이를 활용하여 직접 제작해 봄으로써 신뢰성을 입증하였다. 이 때, 하드웨어 부품들은 휴대폰 생산 시에 사용되는 부품들을 사용함으로써 저가의 부품을 안정적으로 수급하여 대량생산을 용이하게 하였다.

• 한국의학물리학회지:의학물리
• /
• 제13권3호
• /
• pp.149-155
• /
• 2002

최근 들어 방사선 수송이론, 컴퓨터 하드웨어 성능, 및 병렬 연산 기법의 발전에 힘입어, 몬테카를로 기반의 선량계산 기법을 임상에 적용할 수 있게 되었다. 임상적용을 위해 개발된 몬테카를로 기반 선량계산 코드간의 계산 소요 시간과 정확도를 비교할 목적으로 제13차 ICCR (International Conference on the use of Computers in Radiation Therapy, Heidelberg, Germany, 2000) 학술대회에서 벤치마킹 절차서가 제안되었다. 최근, 본원에서도 임상적용을 목표로 28개의 인텔 펜티움 프로세서로 구성된 Linux cluster 시스템을 구축하고, 여기에 몬테카를로 선량계산을 위한 BEAMnrc 코드를 설치하였다. 본 연구의 목적은 위에서 제안된 벤치마킹 절차를 수행하여 본원에서 구축한 몬테카를로 선량계산 시스템의 정량적 성능 평가를 시도하고자 하는 것이었다. 벤치마킹 절차는 크게 다음의 세 과정으로 구성되어 있다. a) 30.5 cm $\times$ 39.5 cm $\times$ 30 cm 의 팬톰(5 ㎣ voxels) 에 대한 통계적 불확정도 2%이내 결과를 얻기 위한 광자선 선량계산 속도. b) 위 팬톰에 대한 전자선의 선량계산 속도. c) 비균질 평판 매질로 구성된 팬톰내 광자선 및 전자선의 선량계산 결과를 EGSr/PRESTA 계산 결과와 비교 제시. 18 MV 광자선에 대해 선량계산 속도 평가 결과 5.5분이 소용되었다. 전자선의 경우, 실제 계산 시간은 광자선에 비해 약 10배 정도 빨랐으나, 병렬 연산을 처리하기 위해 소용되는 추가 시간 때문에 전체 계산에 소요되는 시간은 광자선과 비슷하였다. 본 원에서 사용한 몬테카를로 코드는 EGSnrc로써 EGS4의 개선 버전으로 이들 간의 정확도 비교는 큰 의미가 없을 것으로 판단된다. 하지만 두 계산 결과가 기대했던 바와 같이 매우 잘 일치하였다. 결론적으로, 본원에서 구축한 몬테카를로 치료계획시스템은 임상적용에 무리가 없을 것으로 판단하였다. 추후 본 시스템을 본원에서 사용하는 상용 치료계획시스템과 인터페이스를 개발하여, 통합환경을 구축함으로써, 몬테카를로 기반의 치료계획시스템의 임상적용과 관련된 연구들을 수행해 나갈 계획이다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.19-28
• /
• 2005

본 논문에서는 리프팅 스킴의 2차원 고속 웨이블릿 변환에서 2차원 처리 속도를 향상시키고, 내부 메모리 사이즈를 감소시키는 병렬 처리 하드웨어 구조를 제안한다. 기존의 리프팅 스킴을 이용한 병력 처리 2차원 웨이블릿 변환 구조는 행 방향의 예측, 보상 연산 모듈과 열 방향의 예측 보상 연산 모듈로 구성되며, 2차원 웨이블릿에서 역 방향 변환을 위해서는 행 방향의 결과가 나와야 하고, 열 방향 연산을 위한 데이터가 연속적으로 발생하는 것이 아니라 행 방향의 샘플 데이터 수만큼의 시차를 갖고 발생함으로 내부 버퍼를 사용하고 있다. 이에 제안하는 구조에서는 행 방향 연간에 있어서 짝수 행과 홀수 행을 동시에 할 수 있도록 하드웨어 구조와 데이터 흐름을 구성하여 속도를 향상시키고, 열 방향 연산의 시작 지연 시간을 단축 시켰다. 그리고, 행 방향 처리 결과를 버퍼에 저장하지 않고 열 방향 연산의 입력으로 사용할 수 있도록 열 방향 처리 모듈을 개선하였다. 제안하는 구조는 입력 데이터를 4개의 분한 셋으로 분할하여 기존의 2개의 입력 데이터를 동시에 처리하는 방식에서 4개의 입력 데이터를 동시에 받아 처리 할 수 있도록 데이터의 흐름과 각 모듈의 연산 제어를 구성하였다. 그 결과 행 방향연산 속도를 향상시키고, 열 방향 연산 수행의 지연을 줄여 내부 버퍼 메모리를 절반으로 줄일 수 있었다. 제안하는 데이터흐름과 하드웨어 구조를 이용하여 VHDL을 이용하여 설계한 결과 기존의 $N^2/2+\alpha$의 전체 처리 시간을 $N^2/4+\beta$로 줄이는 결과를 얻었고, 내부 메모리 역시 기존의 방법에 비해 최대 $50\%$까지 줄이는 결과를 얻을 수 있었다.이 길었다. D, F 2개 시험구의 부화된 계통수는 각 48계통, 29계통으로 전체 조사계통의 15.6%, 9.4%를 차지하였다. D, F시험구의 평균부화비율은 각 54.5%, 71.6%였으며 평균사란비율은 각 33.0%, 25.0%였다 이상의 시험 결과를 보면 D, F 두 시험구 모두 최청사란비율이 일반계통보다 높게 나타나 월년잠종의 2년간 냉장보존을 위해서는 최청사란비율에 직접적으로 작용하는 최청 조건의 재검토가 우선적으로 필요함을 알 수 있었다.L)보다 높았다. 특히, 0.5 mM의 salicylic acid를 처리한 경우는 control에 비해 1.74배로 증가하였다. Methyl jasmonate 100 mM을 배양 6일째 첨가했을 때의 세포생장 변화를 보면, 첨가 후 2일이 지나면서부터 세포의 양이 크게 감소하기 시작하여 첨가 4일 후부터는 변화가 없었다. 따라서 methyl jasmonate를 처리 후 4일이 지나면 세포가 모두 죽는다는 것을 알 수 있었다. Methyl jasmonate 100 mM을 첨가한 후 4일째에 수확한 세포로부터 나온 oleanolic acid의 앙은 5.3 mg/L로 매우 적었다. 반면에 첨가 후 2일째에 수확한 세포로부터 나온 양은 94.1 mg/L로 control (43.4 mg/L)에 비해 2.17배로 증가되었다.재래시장과 백화점에서 시판되고 있는 계란 총 446개에 대해서도 동일한 절차와 방법으로 조사하였던바, 재래시장에서 구입했던 계란의 난각부분(Egg-shell)에서만 가금티푸스(fowl Typhoid)의 병원체인 S. gallinarum이 1주$(0.2\%)$만이 분리되었고, 기타 세균으로서는 대장균군이 역시 난각에서 가장 높은 빈도로 분리되었고,

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.88-95
• /
• 2002

1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.