• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.10C
• /
• pp.999-1007
• /
• 2002

In this paper, the operation of matched filter for searching initial synchronization in direct sequence spread spectrum receiver is studied. The implementation model of the matched filter by HDL (Hardware Description Language) is proposed. The model has an architecture based on parallelism and pipeline for fast processing, which includes circular buffer, multiplier, adder, and code look-up table. The performance of the model is analyzed and compared with the implementation by a conventional digital signal processor. It is implemented on a FPGA (Field Programmable Gate Array) and its operation is validated in a timing simulation result.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.314-316
• /
• 1999

다중 공간 질의는 동시에 2개 이상 수행되는 영역 질의로 정의되며 인터넷 기반 지도 보기 응용의 주요 연산이 되므로, 질의 처리 속도의 향상을 위해서 병렬로 처리되어야 하고 디스크 입출력 비용을 최대한 줄일 필요가 있다. 그런데 다중 공간 질의는 디스크 입출력 비용을 개선하기 위해 다중 CPU/다중 디스크 구조 상에서 디클러스터링을 수행하더라도 디스크 임의 탐색이 발생하는 문제점이 있다. 이 논문에서는 디클러스터링 된 공간 데이터베이스에서 다중 공간 질의를 처리할 때 발생하는 문제점인 질의 간임의 탐색을 분석하고, 해결 방안으로 질의 간 위치 관련성과 질의 처리 이력을 이용한 질의 스케줄링 기법을 제안하고 구현하였다. 실험을 통한 성능 평가 결과, 질의 스케줄링을 수행 할 경우 디스크 입출력 비용을 줄일 수 있어 다중 공간 질의 처리시의 성능을 개선할 수 있는 것으로 나타났다.

• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 2004.07a
• /
• pp.391-391
• /
• 2004

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.49-51
• /
• 2006

분자 wDNF기계를 통해 해 집단을 병렬적으로 탐색하여 유망한 텀들을 선택한 후 그를 구성하는 변수들의 분포를 평가, 확률 모델을 확립하고 그로부터 다음 세대의 해 집단을 구성함으로써 진화 알고리즘의 확장인 EDA을 DNA컴퓨팅으로 모델링한다. 또한 희박한(sparse) 해 집단에서 간략한 (parsimonious) wDNF모델을 항께 찾으므로 단순히 해 집단의 분포만을 진화시켜 나가는 것이 아니라 모델의 구조도 같이 최적화 시켜 나가는 방안을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04b
• /
• pp.313-315
• /
• 2000

클러스터링에 있어서 K-means와 FCM(Fuzzy C-means)와 같은 기존의 알고리즘들은 지역적 최소 해에 수렴될 문제와 사전에 클러스터 개수를 결정해야 하는 문제점을 가지고 있다. 본 논문에서는 병렬 탐색을 통해 최적 해를 찾는 진화 알고리즘을 사용하여 지역적 최소 해에 수렴되는 문제점을 개선하였으며, 클러스터의 특성을 표준편차 벡터를 계산하여 중심으로부터 포함된 데이터가 얼마나 분포되어 있는지 알 수 있는 분산도와 임의의 데이터와 모든 중심들간의 거리의 비율로서 얻어지는 소속정도를 고려하여 클러스터간의 간격을 알 수 있는 분리도를 정의함으로써 자동으로 클러스터 개수를 결정할 수 있게 하였다. 실험데이터와 가우시안 분포에 의해 생성된 다차원 실험데이터를 사용하여 제안한 알고리즘이 이러한 문제점들을 해결하고 있음을 보인다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.33 no.2
• /
• pp.1-10
• /
• 2005

An unstructured parallel overset mesh method has been developed for the simulation of unsteady flows around multiple bodies in relative motion. For this purpose, an efficient and robust search method is proposed for the unstructured grid system. A new data-structure is also proposed to handle the variable number of data on parallel sub-domain boundary. The interpolation boundary is defined for data communication between grid systems. An interpolation method to retain second-order spatial accuracy and to treat the points inside the neighboring solid bodies are also suggested. A single store separating from the Eglin/Pylon configuration is calculated and the result is compared with experimental data for validation. Simulation of unsteady flows around multiple bodies in relative motion is also performed.

• KIPS Transactions on Computer and Communication Systems
• /
• v.6 no.9
• /
• pp.377-384
• /
• 2017

The performance improvement of a single core processor has reached its limit since the circuit density cannot be increased any longer due to overheating. Therefore, the multicore and manycore architectures have emerged as viable approaches and parallel programming becomes more important. Haskell, a purely functional language, is getting popular in this situation since it naturally supports parallel programming owing to its beneficial features including the implicit parallelism in evaluating expressions and the monadic tools supporting parallel constructs. However, the performance of Haskell parallel programs is strongly influenced by the performance of the run-time system including the garbage collector. Though a memory profiling tool namely GC-tune has been suggested, we need a more systematic way to use this tool. Since GC-tune finds the optimal memory size by executing the target program with all the different possible GC options, the GC-tuning time takes too long. This paper suggests a basic divide-and-conquer method to reduce the number of GC-tune executions by reducing the search area by one-quarter for every searching step. Applying this method to two parallel programs, a maximally independent set and a K-means programs, the memory tuning time is reduced by 7.78 times with accuracy 98% on average.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.5A
• /
• pp.503-509
• /
• 2007

Low-power motion estimation is required for video coding in portable information devices. In this paper, we propose a low-power motion estimation algorithm and 1-D systolic may VLSI architecture using full search block matching algorithm (FSBMA). Main power dissipation sources of FSBMA are complex computations and frequent memory accesses for data in the search area. In the proposed algorithm, memory accesses and computations are reduced by using 1D PE (processing array) array architecture performing motion estimation of two neighboring blocks in parallel and by skipping unnecessary computations during motion estimation. The VLSI implementation results of the algorithm show that the proposed VLSI architecture can save 9.3% power dissipation and can operate two times faster than an existing low-power motion estimator.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.635-637
• /
• 2013

This paper proposed a new hardware architecture for stereo matching in real time. We minimized the amount of calculation and the number of memory accesses through analyzing calculation of stereo matching. From this, we proposed a new stereo matching calculating cell and a new hardware architecture by expanding it in parallel, which concurrently calculates cost function for all pixels in a search range. After expanding it, we proposed a new hardware architecture to calculate cost function for 2-dimensional region. The implemented hardware can be operated with minimum 250Mhz clock frequence in FPGA environment, and has the performance of 813fps in case of the search range of 64 pixels and the image size of $640{\times}480$.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.671-673
• /
• 2016

기술의 발전에 따라 소형 디바이스에서도 데이터를 수집하고 전송하는 것이 가능해졌다. 따라서 최근 IoT와 헬스케어가 부각되고 있으며 여기서 발생한 데이터에 대한 많은 연구가 진행되고 있다. 그 중에서도 헬스케어 장비에 내장된 심전도 센서를 이용하여 시계열 데이터를 수집할 수 있고, 여기서 수집한 데이터는 부정맥 등의 심장질환 진단의 중요한 지표로서 사용될 수 있다. 시계열 데이터는 시계열 분석 방법을 사용하여 정상 패턴과 비정상 패턴으로 분류할 수 있지만, 대량의 시계열 분석 방법은 수행시간이 많이 소요되기 때문에 이를 단축 할 필요성이 있다. 본 논문에서는 시계열 데이터 분석 기법 중 하나인 Shapelet을 사용하여 심전도 데이터의 패턴을 정상 및 비정상으로 분류하였고, 병렬처리 기법을 적용하여 수행시간을 단축하였다. 실험 결과, 각각의 심전도 데이터는 87%의 정확도로 분류되었고, Shapelets을 탐색하는 구간의 병렬처리를 통하여 수행 시간이 약 60%로 감소하였음을 확인하였다.