• 한국정보과학회논문지:데이타베이스
• /
• 제29권6호
• /
• pp.492-501
• /
• 2002

비동기 트리거 처리기(ATP)는 데이타베이스 트랜잭션의 수행이 완료된 후에 트리거를 처리하는 소프트웨어 시스템이다. ATP 내에서는 트리거 조건의 효율적인 검사를 위하여 차별화 네트워크(discrimination network)가 사용된다. 차별화 네트워크는 내부 상태를 메모리 노드에 저장한다. TrigerMan은 하나의 ATP로써 차별화 네트워크로써 Gator 네트워크를 사용한다. 데이타베이스의 내용 변화는 트리거맨에 토큰 형태로 전달된다. 트리거 조건의 검사는 토큰이 Gator 네트워크를 통과하면서 이루어지는데, 이때 Gator 네트워크의 메모리 노드들이 갱신된다. 토큰의 병렬처리는 시스템의 성능을 향상시키는 여러 방법 중 하나이지만 통제되지 않은 병렬처리는 잘못된 트리거 액션 수행을 유발한다. 이 논문은, 최소한의 이상 현상만을 허용하며 토큰의 병렬 처리를 가능하게 하는, 네 가지 트리거 처리 일관성 레벨을 제안한다. 우리는 각 일관성 레벨에 대하여 병렬 토큰 처리를 가능하게 하는 고유한 기술을 개발하였다. 제안된 기술은 안정된 방법이라는 사실이 공리를 통하여 증명되었으며, 이 기술은 실체화 된 (materialized) 뷰 유지 (view maintenance)에 사용될 수 있다.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.6-15
• /
• 2000

본 논문에서는 고속 4-2 compressor와 6-2 compressor 를 사용한 계층적인 구조를 갖는 병렬 곱셈기를 제안한다. 병렬곱셈기는 일반적으로 CSA 덧셈기를 사용한 부분곱 덧셈 트리 블록의 처리속도에 영향을 받는다. 따라서, 본 논문에서는 일반적인 CSA 덧셈기 회로보다 전달 지연시간을 감소시킨 고속 4-2 compressor와 6-2 compressor 회로를 제안한다. 또한, 제안하는 compressor를 사용하여 16×16 병렬곱셈기의 처리속도를 향상시키며 규칙적인 레이아웃을 할 수 있는 계층적 곱셈기 구조를 제안한다. 제안하는 4-2 compressor 회로를 SPICE 시뮬레이션 한 결과 기존의 4-2 compressor 회로에 비하여 전달지연 시간을 14% 감소시킬 수 있었다. 한편 제안하는 4-2 compressor와 6-2 compressor를 사용하여 16×16 비트 병렬곱셈기를 설계한 결과 일반 병렬곱셈기에 비하여 총 전달지연시간이 12% 이상 감소되었다

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.436-445
• /
• 2001

본 논문은, Op Amp 회로를 이용한, 모듈로(modulo) (2ⁿ-1) 병렬처리(parallel-processing) 잉여(residue) 승산기(multipliers)의 설계 및 이진(binary) 승산기 설계에 대한 그 기술의 응용 방법에 관한 것이다. 전산처리에 있어서 승산속도의 제약은 집적회로(VLSI) 기술의 발전에 많은 지장을 초래한다. 본 연구는, 이러한 문제를 해결키 위해 (Op Amp 회로를 이용) 모듈로 (2ⁿ-1) 상에서, 시간복잡도(time complexity)가 O( log₂( log₂( log₂ⁿ)))보다 우수한, 일종의 모듈로 병렬 승산기를 구현함과 동시에, 그 기술의 이진 승산기 설계에 대한 응용방법을 모색한다. 이러한 병렬 승산기는 기존의 병렬 승산기들에 비해 에어리어복잡도 (area complexity) 및 시간복잡도(time complexity)에 있어 매우 우수한 성질들을 갖게 되며, 같은 효율을 갖는 이진 승산기의 제작에 쉽게 응용할 수 있어 그 학술적 이용 가치가 높다.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.448-459
• /
• 2012

신경회로망의 동작과 정보처리 능력 등에 관하여 살펴보고자 할 때, 신경회로망의 구성 요소를 어떻게 모델화 할 것인가는 중요한 문제이다. 소자의 응답특성이 바뀜에 따른 특성의 변화, 결합강도 및 적응규칙이 바뀜으로써 회로망 전체의 다이나믹스가 바뀌는 모습, 소자 상호간의 결합 형태에 따른 정보처리 능력의 변화 등과 같은 신경회로망이 가진 다양한 정보처리 능력을 밝히는 것은 병렬 정보처리의 메카니즘을 이해하는 문제와도 일맥상통하고 있다. 따라서 이러한 문제들에 대하여 신경회로망의 정보처리 능력을 해석적으로 평가하는 것은 병렬분산 정보처리의 본질을 밝힌다는 측면에서 중요하게 여겨진다. 따라서 본 논문에서는 신경회로망을 구성하는 구성요소의 변화, 그 가운데에서도 특히 소자의 히스테리시스 특성이 신경망의 계열연상능력에 미치는 영향에 대한 이론적 해석결과에 대하여 기술한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권8호
• /
• pp.863-867
• /
• 2010

최근 멀티코어 프로세서들이 범용 PC 뿐만 아니라 임베디드 시스템에서도 탑재될 만큼 그 사용이 보편화되고 있는 상황에서, 많은 멀티미디어 응용 프로그램이 이들을 활용하여 병렬화 되고 있다. 그러나 멀티미디어 데이터의 암호화와 같이 응용 프로그램에 데이터 종속성이 내재한 경우에는 멀티코어를 이용한 효과적인 병렬처리가 어렵다는 문제가 있다. 본 논문에서는 이러한 한계를 극복하기 위하여 유휴 코어를 이용하여 계산과 통신을 중첩시키는 병렬처리 기법을 제안한다. 특히, 주어진 멀티미디어 데이터를 처리하고 전송하는 문제를 응용 프로그램 수준의 파이프라인 설계 문제로 해석하여 최적의 파이프라인 단계수를 도출하는 방법을 제안한다.

• 전자공학회논문지CI
• /
• 제40권1호
• /
• pp.1-9
• /
• 2003

CNN-UM의 아날로그 연산기능을 활용할 수 있는 영상 변화 검출 알고리즘을 개발하였으며 이를 이동물체 검출에 활용하였다. CNN-UM은 영상의 아날로그 병렬처리가 가능한 구조이므로 고속의 실시간 처리가 필요한 분야에는 매우 높은 응용성을 가진 새로운 구조의 아날로그 및 로직처리(아나로직) 프로세서이다. 이 CNN-UM은 동일 영상 프레임 내에서의 처리에는 능률적인 구조이지만 영상 프레임 간의 계산에는 아날로그 병렬처리 기능을 활용하기 어려운 연산구조라는 단점이 있었다. 본 연구에서는 셀의 상태 저장 커패시터에 인접 프레임의 영상들을 상호 역 부호를 통하여 중첩함으로써 영상 프레임 간의 변화 검출을 병렬로 수행할 수 있는 알고리즘을 개발하였으며 이 원리를 전기적 등가회로를 통해 해석하였다. 또한, 개발한 알고리즘을 이동물체 검출을 위한 프레임간의 영상 변화 검출에 적용하여 타당성을 확인하였다.

• 정보과학회 논문지
• /
• 제43권9호
• /
• pp.1060-1065
• /
• 2016

최근 비디오 시스템은 초고해상도 영상의 사용으로 병렬처리의 필요성이 대두되고 있고, 시스템은 ARM big.LITTLE 같은 비대칭 처리능력을 지닌 컴퓨팅 시스템이 도입되고 있다. 따라서, 이 같은 비대칭 컴퓨팅 환경에 최적화된 초고해상도 UHD 비디오 병렬처리 기법이 필요한 시점이다. 본 논문은 인코딩/디코딩 시에 비대칭 컴퓨팅 환경에 최적화 된 HEVC 타일(Tile) 분할 기법을 제안한다. 제안하는 방식은 (1) 비대칭 CPU 코어들의 처리능력과 (2) 비디오 크기별 연산 복잡도 분석 모델을 분석하여, (3) 각 코어에 최적화된 크기의 타일을 할당함으로써, 처리속도가 빠른 CPU 코어와 느린 코어의 인코딩/디코딩 시간차를 최소화한다. 이를 ARM기반의 비대칭 멀티코어 플랫폼에서 4K UHD 표준 영상을 대상으로 실험하였을 때, 평균 약 20%의 디코딩 시간 개선이 발생함을 확인하였다.

• 전자공학회논문지B
• /
• 제29B권4호
• /
• pp.1-11
• /
• 1992

트랜스퓨터를 근간으로 하는 병렬컴퓨터 "KAPAC(Kaist PArallel Computer)"을 설계하고 구현하였다. KAPAC의 목적은 복잡하거나 많은 계산이 요구되는 일을 병렬로 처리하여 속도 향상을 시킴으로써 실시간 처리및 고성능 처리를 하는 많은 응용분야에 대한 계산능력을 제공하기 위함이다. KAPAC은 UNIX 컴퓨터를 Host로 하고 VME bus에 연결할 수 있는 후위 컴퓨터로 구현하였다. 구현된 병렬 컴퓨터는 32개의 처리소자를 가지고 있는 메세지 패싱 타입의 컴퓨터이며 크로스바 스위치를 사용하여 프로그램에 의해 쉽게 연결망 형태를 구성 할 수 있도록 하였다. 구현된 병렬 컴퓨터 "KAPAC"의 재구성 특성을 보기 위하여 구성할 수 있는 다양한 연결망들을 소개했으며 몇개의 응용 프로그램들이 각기 다른 상호 연결 위상에서 수행되었다.

• 전자공학회논문지CI
• /
• 제44권3호
• /
• pp.81-89
• /
• 2007

MPI(message passing interface) 기반 PC 클러스터 상에서 병렬분산 GHT(generalized Hough transform)를 모델화하고 시간 분석하여 고속화 구현하였다. 파이프라인 방송(pipelined broadcast) 통신방식과 누산기 배열(accumulator array) 분할 처리정책을 사용함으로써 통신부담을 최대한 줄였고, 전체 처리 과정에 걸쳐 통신과 계산처리를 시간 중첩시켜 구현함으로써 최대한의 속도제고를 하였다. 100 Mbps Ethernet 스위치를 이용하여 MPI 기반 PC 클러스터를 구현하고 제안한 병렬분산 GHT를 실험하여 선형에 가까운 속도 제고율 (speedup)을 확인하였다.

• 방송공학회논문지
• /
• 제24권6호
• /
• pp.1064-1071
• /
• 2019

다중뷰 스테레오 정합 알고리즘은 시점이 다른 복수의 2차원 영상으로부터 3차원 형상을 복원하기 위해 사용된다. 기존의 다중뷰 스테레오 정합 알고리즘은 단계별로 많은 계산량을 포함하는 복잡한 구조 때문에 고성능 하드웨어에서만 주로 구현되어왔다. 그러나 최근에 모바일 그래픽 프로세서가 발전하면서 충분한 부동소수점 계산 성능이 확보됨에 따라 기존의 PC 환경에서만 수행되었던 복잡한 컴퓨터 비전 알고리즘들이 모바일 GPU에서 구현되고 있다. 본 논문에서는 임베디드 보드의 모바일 GPU에서의 병렬처리를 기반으로 다중뷰 스테레오 알고리즘의 병렬처리를 구현하고 자원이 제한적인 하드웨어에서의 성능 최적화 기법을 제안한다.