• 한국항해항만학회지
• /
• 제33권5호
• /
• pp.303-308
• /
• 2009

최근 항공기, 자동차, 선박을 포함하여 다양한 분야에서 무인시스템에 관한 연구 개발이 이루어지고 있다. 우리나라에서도 IT 기술의 발달과 함께 무인시스템에 관한 연구가 활발히 진행되고 있지만 아직 개발 실적은 미미한 수준이다. 이 연구에서는 바지(barge)선형의 초소형자율 무인선박(USV)을 개발하고자 하였다. 자율항법 알고리즘 개발에 GPS센서의 위치 정보를 기반으로 대권항법 계산식을 적용하였으며, 프로그래밍은 NI사의 LabVIEW 8.2를 이용하였다. 조타제어는 펄스진폭변조 방식으로 하였다. 또한, 엔진시스템은 전동모터 및 전자 변속기로 구성하였고, 엔진시스템 냉각방식으로 DC모터펌프를 이용한 해수 직접냉각방식을 채용하였다. 무인선박을 자체 설계 제작하고, 해상실험을 통해 자율운항 알고리즘의 유효성을 검증하였다.

• 전력전자학회논문지
• /
• 제16권6호
• /
• pp.610-617
• /
• 2011

본 논문은 공간벡터펄스 변조법(SVPWM, Space Vector Pulse Width Modulation)을 사용하는 3상 인버터의 새로운 데드타임 직접 보상 방법을 제안한다. 제안된 데드타임 보상방식은 인버터에 인가되는 데드타임을 중간상 전류의 방향에 따라, 유효전압이 인가되는 유효전압벡터 인가시간에서 직접 보상하는 방식이다. 3상 인버터에서 각상에 인가되는 전압의 크기는 유효전압이 인가되는 시간에 의해 결정되고, 데드타임의 영향에 따라, 실제로 유효전압이 인가되는 스위칭 시간은 전류의 방향에 따라 손실이 발생하게 된다. 제안된 방식에서는 실제로 전류의 방향에 따라 손실이 발생하는 유효전압벡터의 인가시간에 직접적으로 손실 시간을 더하여 유효전압벡터의 인가시간을 계산하는 방식으로 별도의 전압오차를 보상하기 위한 제어기와 복잡한 d-q 변환을 필요로 하지 않는 장점이 있다. 제안된 방식은 3상 R-L 부하에 대하여 컴퓨터 모의해석과 실험을 통하여 제안된 방식의 데드타임 보상을 검증하였다.

• 융합정보논문지
• /
• 제10권8호
• /
• pp.47-52
• /
• 2020

본 연구에서는 자동차용 강압 DC-DC 컨버터 모듈 설계 방법 중 변조 스위칭 잡음과 전자파 방사의 감소방법에 대한 시뮬레이션 연구가 수행되었다. PMIC(Power Management Integrated Circuit) 칩을 이용한 4층 PCB 기본 회로가 제시되었고, 컨버터 모듈의 두 입력단자(+, -) 및 입력 필터와 PMIC 사이에서의 전자파 잡음과 전자기 방사 특성에 대한 시뮬레이션이 1.0~5.0MHz 대역과 100MHz 대역에서 수행되었다. 전도성 방사 특성은 3.0MHz와 104MHz에 대한 결과를 제시하였고, 입력포트로 되돌아오는 전도성 방사를 줄이기 위해 컨버터 출력 단자를 PCB의 3층 혹은 4층에 입력단의 전류 흐름과 반대되는 방향으로 배치하여 평균 10dB 이상의 개선효과가 나타났다. 본 연구 결과는 지금까지 제시된 불요 전자파 감소 방법에 비해 개선효과가 높아 향후 컨버터 모듈 설계에 유용하게 활용될 것으로 기대된다.

• 대한전자공학회논문지TC
• /
• 제44권6호
• /
• pp.31-39
• /
• 2007

본 논문에서는 코드분할다중접속방식을 사용하는 이동통신 시스템에서 기지국의 순방향 송신전력 및 파일롯 전력 등 RF 파라미터를 실시가 또는 주기적으로 측정하여 분석함으로써 시스템의 장애를 미연에 방지하고 셀커버리지 확대, 가입자 수용용량 증가 등 최적의 서비스 품질을 확보하고 투자효율을 극대화하기 위한 방안을 제시하였다. 순방향 전력 측정에서는 디텍터 내의 국부발진기 주파수를 가변함으로써 모든 채널의 송신출력을 측정할 수 있도록 하였다. 채널전력의 측정에 의하여 통화량 증가에 따른 송신출력의 변화를 관찰할 수 있으며, 순방향 $E_c/I_o$ 와의 비교를 통하여 파일롯 채널의 전력을 유추함으로써 대전력증폭기 등 송신부 모듈의 열화를 판독할 수 있도록 하였다. 일련의 모든 측정에는 CDMA 레벨디텍터에 의한 정밀 계측에 이은 정확한 분석이 이루어져야 하므로 변조방식 차이에서 오는 Crest factor 가 상이함으로 인한 측정상의 오차를 극복할 수 있도록 설계하였다.

• 한국산업정보학회논문지
• /
• 제20권6호
• /
• pp.29-36
• /
• 2015

본 논문에서는 3개의 선형 전류 레귤레이터 그리고 자동 기준 전압 조절과 출력 전압 조절 루프를 포함하는 LED 배면광 드라이버 IC를 제안한다. 제안한 LED 드라이버에서 출력전압은 이중 피드백 루프를 통해 제어된다. 첫 번째 루프는 출력전압을 감지하고 조절하며, 두 번째 루프는 선형 전류 레귤레이터의 전압 강하를 감지하고 기준전압을 조정한다. 이러한 피드백 루프와, 선형 전류 레귤레이터의 전압강하는 드라이버 효율이 최대가 될 수 있는 최소값으로 유지된다. 드라이버의 출력은 각 채널당 4개의 LED를 가지는 3개의 채널 LED 구조이다. 휘도는 펄스 폭 변조(PWM) dimming 신호에 의해 조절된다. 제안한 드라이버는 0.35um의 60-V 고전압 공정에서 설계되었고, 측정 결과 최대 85% 정도의 효율을 가진다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.963-972
• /
• 2002

DMT 기반의 VDSL 모뎀, OFDM 방식의 DVB 모뎀 등 다중 반송파 변조 시스템에서 핵심 블록으로 사용되는 8192점 FFT/IFFT 프로세서를 설계하였다. 새로운 2단계 수렴 블록 부동점 (two-step convergent block floating-point; TS_CBFP) 스케일링 방법을 제안하여 설계에 적용하였으며, 이를 통해 FFT/IFFT 출력의 신호 대 양자화 잡음 비 (signal-to-quantization-noise ratio; SQNR)가 크게 향상되도록 하였다. 제안된 TS_CBFP 스케일링 방법은 별도의 버퍼 메모리를 사용하지 않아 기존의 방법에 비해 메모리를 약 80% 정도 감소시키며, 따라서 칩 면적과 전력소모를 크게 줄일 수 있다. 입력 10-비트, 내부 데이터와 회전인자 14-비트, 그리고 출력 16-비트로 설계된 8192점 FFT/IFFT 코어는 약 60-㏈의 SQNR 성능을 갖는다. 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과. 약 76,300 게이트와 390K 비트의 RAM, 그리고 39K 비트의 ROM으로 구현되었다. 시뮬레이션 결과, 50-MHzⓐ2.5-V로 안전하게 동작할 것으로 평가되었으며, 8192점 FFT/IFFT 연산에 약 164-$\mu\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어는 Xilinx FPGA에 구현하여 정상 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제33권1A호
• /
• pp.7-15
• /
• 2008

본 논문에서는 광섬유에서 발생하는 그룹 속도 분산과 비선형 효과에 의한 왜곡을 보상하기 위해 적용하는 MSSI(Mid-Span Spectral Inversion)에서 광 위상 공액기(OPC; optical phase conjugator)를 중심으로 광 전력의 비대칭화 때문에 나타나는 기술적 한계를 부가적으로 집중형 분산 제어(DM; dispersion management) 기술을 결합시켜 극복할 수 있다는 것을 고찰하였다. 본 연구에서 고려한 집중형 DM은 송신단 바로 다음과 수신단 바로 앞에만 분산 보상 광섬유(DCF; dispersion compensating fiber)를 두는 구조(구조 A)와 전체 전송 링크 중간에 위치한 OPC의 바로 전후에 DCF를 두는 구조(구조 B)로 나누어 각 경우에 대해 전송 성능 개선 정도를 비교하였다. 분석 결과 MSSI에 구조 A의 집중형 DM이 결합된 경우가 구조 B가 결합된 경우에 비해 전송 성능을 크게 개선하는 것을 확인하였다. 본 논문에서 고려한 2가지 구조 모두 비선형 현상 중 자기 위상 변조(SPM; self phase modulation)에 의해 성능이 제한되는 WDM 시스템에서 총 전송 링크의 전체 잉여 분산량(NRD; net residual dispersion)이 양의 값으로 결정되어야 모든 채널에 대해 최상의 성능을 얻을 수 있다는 것을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.286-294
• /
• 2011

본 논문은 ITU-T 권고안 J-38 부록 B에 명시된 전송방식의 분석 및 시뮬레이션을 토대로 성능을 분석 하였으며 FPGA 구현시 야기되는 문제점을 나타내고, 해결방안을 제시하였다. 구현상의 문제점으로는 크게 두가지로 분류되는데, 첫째로 다양한 부호화 방식과 변조방식 그리고 심볼 단위 및 비트 단위의 처리로 인해 많은 클럭수를 요구하는데 본 논문에서는 read/write 메모리를 이용하여 필요한 클럭수를 줄였다. 둘째로는 펑쳐링 부호화된 TCM 복호기에 펑처링 패턴에 정확한 동기를 얻지 못하면 프레임 동기 심볼인 UW(Unique sync-Word)를 획득하지 못한다. 따라서 본 논문에서는 펑처링 패턴과 UW 심볼의 동기를 맞추는 알고리즘을 제시하였다. 이러한 알고리즘 분석 및 구현상의 문제점 해결을 토대로 본 논문에서는 ITU-T J38 annex B의 하향 스트림 채널 부호화 시스템을 VHDL 언어를 사용하여 FPGA 칩에 직접 구현하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.161-166
• /
• 1999

이동 통신의 세계적 흐름은 디지털화, 고속화 그리고 대용량화의 추세로 나아가고 있다. 또한 한정된 주파수 자원을 효율적으로 이용하기 위하여 대역확산 방식이 그 주를 이루고 있다. 본 연구에서는 고속 주파수도약 방식을 이용하였다. 잡음 등의 여러 가지 문제점을 가지고 있는 PLL(Phase Lock Loop) 대신, PLL의 단점을 최소화할 수 있는 디지털 소자인 직접 디지털 주파수합성기(DDS : Direct Digital Synthesizer)를 사용하여 FFH 시스템 송신부의 주파수합성기를 설계하였다. PLL를 이용하여 고속 주파수 도약시스템을 설계하는 경우, PLL의 settling time의 설정과 요구되는 RF대역폭등의 설계사양을 만족시키기가 어려우며 평형변조기 사용에 의한 회로의 복잡성으로 인한 제약이 따르게 된다. 본 연구에서는 DDS를 이용하여 고속 주파수도약 시스템을 설계하기 위한 성능평가에 대하여 연구하였으며, 오율 개선의 해석과 도약율 1M hps, 5MHz RF 대역폭의 고속 주파수 도약이 가능한 시스템을 설계하고 성능을 평가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.164-167
• /
• 2005

최근에 시공간 부호화(Space-Time code, STC)는 차세대 이동 통신에서 고속의 신뢰성 있는 통신을 위해 각광받고 있다. 본 논문에서는 다중경로 페이딩 채널에서 고속의 데이터를 전송하고자 할 경우에 성능을 향상시키고자 트렐리스 부호화된(Trellis-Coded, TC) 차동 시공간 변조(Differential Space Time Modulation, DSTM)를 사용한 MDPSK에서 다중 심벌 검파 시스템을 제안한다. 차동 시공간 부호화된 MDPSK의 성능을 향상시키기 위해 DUSTM(differential unitary space-time modulation)을 이용하여 송신기를 설계하고 수신단에서 다중 심벌 검파를 수행하는 수신기와 디코딩 알고리듬을 개발하며, 이를 위한 새로운 가지 메트릭을 유도한다.