• 제목/요약/키워드: 벤치마크 기법

검색결과 223건 처리시간 0.064초

사각형 분할에 의한 육각형 노드의 중성자확산 노달기법

  • 이창호;송재승;조병오;지성균;장문희
    • 한국원자력학회:학술대회논문집
    • /
    • 한국원자력학회 1998년도 춘계학술발표회논문집(1)
    • /
    • pp.99-105
    • /
    • 1998
  • 육각형구조에서 중성자 확산방정식의 해를 구하기 위해 육각형을 3개의 사각형으로 분할하여 노달해를 구하는 방법을 개발하였다. 이 방법은 기존의 사각형 노달기법의 기본적인 틀을 그대로 이용할 수 있기 때문에 육각형을 직접 푸는 방법에 비해 간단하며, 향후 노드의 세분화 및 다군 확산방정식에 적용하기 쉬운 장점을 가지고 있다. 이러한 사각형분할에 의한 육각형 노달해를 구하는 방법을 2차원 IAEA 벤치마크 계산을 통해 검증해 본 결과, 정확성이 잘 유지되고 있음을 알 수 있었다.

  • PDF

효율적인 초기 배치를 이용한 개선된 Mongrel (Improved Mongrel with Efficient Initial Placements)

  • 성영태;허성우
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
    • /
    • pp.967-969
    • /
    • 2004
  • 본 논문에서는 표준 셀 배치기 Mongrel을 소개하고 두 가지 분할 기법(FM, hMETIS)을 통해 효율적인 초기 배치를 얻음으로써 Mongrel의 성능을 개선한다. Mongrel은 middle-down 방법론을 채택한 전역 배치와 상세 배치의 2단계 표준 셀 배치기이며 전역 배치 단계에서는 RBLS(Relaxation-Based Local Search)를, 그리고 상세 배치 단계에서는 최적 인터리빙(optimal interleaving) 기법을 통해 최적화 알고리즘을 수행한다. MCNC 벤치마크 회로를 이용한 실험을 통해 Mongrel의 성능을 평가하고 효율적인 초기배치가 최종 결과에 미치는 영향을 분석한다.

  • PDF

안드로이드 2.3 달빅 가상머신에서 스택 할당 기법을 통한 메모리 성능 향상 기법 (Stack Allocation-based Memory Performance Improvement Technique on Android 2.3 Dalvik Virtual Machine)

  • 임영규;김정길;김신덕
    • 디지털콘텐츠학회 논문지
    • /
    • 제12권4호
    • /
    • pp.551-557
    • /
    • 2011
  • 본 논문에서는 안드로이드 2.3에서 어플리케이션 실행 시 가비지 컬렉션(garbage collection)으로 인하여 발생하는 성능 저하를 감소시키기 위한 자바(Java) 객체들의 스택 할당(stack allocation) 기법을 제안하였다. 제안한 스택 할당 기법에서는 자바 객체들을 가비지 컬렉션이 되는 힙(Heap) 영역 대신에 스택에 할당함으로써 실행 시 가비지 컬렉션 대상이 되지 않게 한다. 제안한 기법의 성능 검증을 위하여 실제 자바 벤치마크에서 널리 사용되고 있는 Caffeinemark 및 자체 벤치마크 어플리케이션을 통해 안드로이드 스마트 폰에서 비교 실험을 하였다. 그 결과 자바 객체들의 스택 할당에 따르는 동작상의 오버헤드로 인한 수행 속도의 저하는 미미함을 보이면서도 가비지 컬렉션 수행 빈도는 상당히 감소시켜 어플리케이션 동작 및 사용자 인터페이스 성능 향상을 가져왔다.

퍼지관리제어기법을 이용한 사장교의 지진응답제어 (Seismic Response Control of Cable-Stayed Bridge using Fuzzy Supervisory Control Technique)

  • 박관순;고현무;옥승용;서충원
    • 한국지진공학회논문집
    • /
    • 제8권4호
    • /
    • pp.51-62
    • /
    • 2004
  • 사장교의 지진응답 제어를 위한 퍼지관리제어기법에 대하여 연구하였다. 제시하는 방법은 복합제어방법의 하나로서, 여러 개의 최적제어기로 이루어진 하부제어기와 퍼지관리자로 구성되는 계층적인 구조를 가진다. 하위제어기들은 사장교의 주요 지진응답들을 저감시키도록 각각 독립적으로 설계되며, 퍼지관리자는 설계된 하위제어기들의 참여율을 조절함으로써 향상된 제진성능을 확보한다. 이는 하위제어기의 정적 제어이득을 퍼지추론과정에 기반하여 실시간으로 변화하는 동적 제어이득으로 변화함으로써 이루어진다. 제안하는 방법으리 적용성을 평가하기 위하여 Dyke 등이 제안한 사장교의 벤치마크 제어문제를 설계 예로 고려하였으며, 사장교 지진응답제어를 위한 제어변수로는 주탑하부의 전단력과 휨모멘트, 주탑상부의 수평변위 및 테크 주탑간 상대변위, 그리고 케이블의 장력을 선정하였다. 벤치마크 사장교에 대하여 제안한 퍼지관리제어기 및 최적제어이론에 기반한 LQG 제어기의 제어성능 비교로부터 제시하는 기법의 효율성을 검증하였다.

고성능 내장형 마이크로프로세서의 분기 예측기 구현 및 성능 대비 비용 분석 (Implementation of a Branch Predictor and Its Cost Per Performance Analysis for a High Performance Embedded Microprocessor)

  • 신상훈;최린
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
    • /
    • pp.202-204
    • /
    • 2003
  • EISC ISA를 기반으로 한 64 비트 고성능 내장형 마이크로프로세서 AE64000의 효과적인 성능 향상을 위해서 비용 대비 성능 향상이 우수한 분기 예측 기법을 도입하여 AE64000 파이프라인에 적합한 분기 예측기를 추가로 설계하고 SPEClnt 벤치마크 및 타 내장형 벤치마크의 성능 분석 시뮬레이션을 통해 최적의 분기 예측기의 구조를 결정하였다. AE64000에서 LERI 명령 처리를 위해 AE64000 파이프라인에 추가된 독특한 IFU에 의하여 복잡성을 갖지만, IF 단계의 PC 대신에 IFU 단계의 PrePC를 이용하여 분기 명령을 명령어 prefetch 단계에서 예측함으로써, 올바른 분기 예측시 분기로 인한 손실을 제거할 수 있다. 결과적으로 최종 선정된 최적의 분기 예측기는 Verilog로 구현하여 AE64000 프로세서 코어 모델과 통합 합성하였고 아울러 추가되는 면적과 최종 목표 클럭에 동작하기 위한 타이밍 분석을 통해 최종 생산에 적합하도록 설계된 분기 예측기의 기능 및 타이밍 검증을 수행하였다. 최종 구현된 분기 예측기는 프로세서 칩 전체의 1% 미만의 비용으로 최고 12%의 성능 향상을 달성하여 성능 대비 면적의 효율성에서 높은 결과를 보였다.

  • PDF

하이브리드 FVM/FDM 기반의 2차원 흐름 및 스칼라 이송 모형 개발 (Development of 2DH hydrodynamic and scalar transport model based on hybrid finite volume/finite difference method)

  • 황순철;손상영
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2021년도 학술발표회
    • /
    • pp.105-105
    • /
    • 2021
  • 본 연구에서는 2차원 비선형 천수모형과 수심평균된 스칼라 이송모형을 해석하는 수치모형에 대해 기술하였다. 수치모형의 정확성을 보장함과 동시에 안정성을 높이기 위해 유한체적법, 플럭스 재구성 및 minmod 제한자를 사용하였다. 비선형 천수방정식의 이송항과 바닥 경사항은 계산된 수심의 양수 보존과 흐름의 정상 상태를 보장하기 위한 second order well-balanced positivity preserving central-upwind method를 이용하여 수치적으로 이산화되었다. 마찬가지로, 이송-확산 방정식 내 이송항은 동일한 2차 풍상차분법을 통해 수치적으로 풀이하였다. 격자점 경계면에서의 불연속으로 인한 수치진동을 방지하기 위해 이송항의 계산에 포함된 보존항의 차이로 인해 발생하는 스칼라의 수치확산을 최소화하기 위해 무차원의 비소산함수를 도입하였다. 또한, 확산항은 유한차분법을 이용하여 이산화하였다. 제안된 수치모형은 시간미분항의 계산을 위해 오일러 기법을 적용하여 계산된 수심 및 스칼라의 양수 보존여부와 함께 정지된 흐름의 정상 상태의 보존여부를 확인하였다. 제안된 수치모형의 해석 정확성을 평가하기 위해 1, 2차원 공간 내 다양한 흐름 조건에서의 해석해를 이용한 3개의 벤치마크 테스트를 수행하였다. 평균 제곱근 오차(Root Mean Squared Error, RMSE)를 산정하여 수치모형의 성능을 정량적으로 평가하였으며, 비소산함수를 적용함에 따라 스칼라의 수치확산이 감소하게 되었음을 확인하였다. 또한, 세 차례의 벤치마크 테스트 결과는 공통적으로 수치모형에 의해 계산된 결과값이 비소산함수를 고려함에 따라 해석해와 잘 일치함을 확인하였다.

  • PDF

MR 유체 댐퍼의 동적모델을 고려한 사장교의 반(半)능동제어 (Semi-active Control of a Seismically Excited Cable-Stared Bridge Considering Dynamic Models of MR Fluid Damper)

  • 정형조;박규식;;이인원
    • 한국지진공학회논문집
    • /
    • 제6권2호
    • /
    • pp.63-71
    • /
    • 2002
  • 본 논문에서는 미국토목학회(ASCE)의 사장교에 대한 첫번째 벤치마크 문제를 이용하여 제어-구조물 상호작용을 고려한 새로운 반능동제어 기법을 제안하였다. 이 벤치마크 문제에서는 2003년 완공 예정으로 미국 Missouri주에 건설 중인 Cape Girardeau 교를 대상 구조물로 고려하였다. Cape Girardeau 교는 New Madrid 지진구역에 위치하고, Mississippi 강을 횡단하는 주요 교량이라는 점 때문에 설계단계에서부터 내진 문제를 중요하게 고려하였다. 본 연구에서는 MR 유체 감쇠기를 제어 장치로 제안하였고, clipped-optimal 알고리듬을 제어 알고리듬으로 사용하였다. 또한, 대용량 MR 유체 감쇠기 실험 결과를 이용하여, Bingham 모델, Bouc-Wen 모델, 수정된 Bouc-HWen 모델과 같이 수치해석에 이용할 수 있는 다양한 동적 모델을 개발하였다. MR 유체 감쇠기는 제어가능한 에너지 소산장치이며 구조물에 에너지를 가하지 않기 때문에 제안된 제어기법은 한정입출력 안정성이 보장된다. 수치해석을 통해, MR 유체 감쇠기를 이용한 반능동제어 기법이 사장교의 응답 감소에 효과적인 방법임을 증명하였다.

상위 단계 합성에서의 스케줄링 효과를 이용한 메모리 탐색 (Memory Exploration utilizing Scheduling Effects in High-level Synthesis)

  • 서재원;김태환
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.1-3
    • /
    • 2002
  • 본 논문에서는 상위 단계 합성(high-level synthesis)에서의 메모리 탐색(exploration) 문제를 푸는 데 있어, 현존하는 메모리 합성 시스템들이 간과했던 한 가지 중요한 성질인 메모리 탐색에서의 스케줄링 효과(scheduling effect)를 말하고자 한다. 그리고 이 성질을 충분히 활용할 수 있는 새로운 형태의 통합된 알고리즘을 제안한다. 이 알고리즘은 메모리 구성(configuration)과 스케줄을 동시에 고려한다는 것을 가장 큰 특징으로 하는데, 몇 개의 벤치마크 필터 회로에 대한 실험을 통해 제안된 탐색 기법이 빠른 시간 안에 최적에 가까운 메모리 구성을 찾는다는 것을 보일 수 있었다.

  • PDF

GWW 휴리스틱을 이용한 회로 분할 (Circuit Partitioning Using “Go With the Winners” Heuristic)

  • 박경문;오은경;허성우
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
    • /
    • pp.586-588
    • /
    • 2001
  • 회로분할 기법은 VLSI 설계뿐만 아니라 많은 분야에서 응용될 수 있어 오랫동안 연구가 행해졌다. 대부분의 회로분할 휴리스틱에서 Fiduccia-Mattheyses(FM) 방법을 핵심 기술로 사용하고 있다. 회로 분할 문제는 또한 다른 컴비네토리얼 문제에서처럼 해 공간에서 최적해를 찾는 문제로 볼 수 있는데. GWW(Go With the Winners) 방법은 해 공간을 검색하는 성공적인 패러다임 중의 하나이다. 본 논문에서는 “GWW” 패러다임을 FM 방법에 접목시켜 회로를 분할하기 위한 휴리스틱을 제안한다. MCNC 벤치마크 회로를 이용하여 전형적인 FM 방법에 의한 결과와 “GWW”패러다임을 접목하여 얻은 결과를 비교하였다. 실험결과는 매우 고무적이다.

  • PDF

Windows CE 환경에서 PXA320 프로세서의 DVFS를 위한 성능 모니터링 (Performance Monitoring for DVFS of a PXA320 Processor in the Windows CE Environment)

  • 심재원;이상정
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2007년도 추계학술발표대회
    • /
    • pp.974-977
    • /
    • 2007
  • 본 논문은 성능 카운터를 이용하여 Intel XScale 마이크로아키텍쳐 기반의 Marvell PXA320 프로세서에 대한 성능 모니터링을 구현하였다. Windows CE 운영체제 환경의 응용프로그램에 대하여 DVFS 구성에 따른 각각의 벤치마크를 측정하였고, 성능 이벤트에 따른 성능 카운터 값을 측정 하였다. 성능 모니터링으로 측정된 데이터를 기반으로 DVFS 기법을 위한 스케줄링이 가능하다.